Создание Gigabit Ethernet на FPGA, Если кто разбирается, подскажите Опции

[alex_k]

Практического опыта создания Ethernet нет, никакого, знаю , что существуют ядра реализующие MAC и к нему необходимо добавлять PHY. Слышал, хотя
может и ошибаюсь, что интерфейсы для управления PHY есть разные.
Может кто просветит, что нужно чтобы сделать Gigabit Ethernet на базе ядер для ПЛИС как на физическом, так и на логическом уровне, что-бы физический
был подешевле.

[alex_k]

То есть как я понял имеющиеся у Xilinx ядро Gigabit Ethernet MAC по интерфейсу GMII подключается к соответствующей PHY и мы можем получить 1000Base-T (медная витая пара). И подскажите как в этой системе используется RocketIO, это как-то связано в оптоволокном (1000Base-X) или просто другой интерфейс с PHY.

[fake]

То есть как я понял имеющиеся у Xilinx ядро Gigabit Ethernet MAC по интерфейсу GMII подключается к соответствующей PHY и мы можем получить 1000Base-T (медная витая пара). И подскажите как в этой системе используется RocketIO, это как-то связано в оптоволокном (1000Base-X) или просто другой интерфейс с PHY.

Для общего развития можно посмотреть на описание ML300 - это отладочная платформа от Xilinx под Virtex2pro. Там и 100 и 1000 Мб интерфейсы присутствуют.