"It is easily realizable and easily modified RISC processor mainly aimed for implementation in FPGAs. The key feature of this CPU is that its command set does not dependent upon data word width, and, therefore, minimal modifications are required for code reuse. The CPU is completely realized on Verilog-2001 and easily expanded to include additional modules and commands. TCPU doesn’t require a lot of FPGA resources. For example, minimal 12-bit realization on Cyclone FPGA (Altera) requires 167 LCs, 32-bit realization – 314 LCs."
--------------------
Чтобы слова не расходились с делом, нужно молчать и ничего не делать...
Точно задохлика. У него нет ни одной команды условного перехода, правда и безусловного тоже...
Ну и что? Достаточно того, что PC лежит в общем регистровом пространстве, так что вместо перехода будем использовать арифметику с PC. То, что про прерывания ещё ничего не придумано - это хуже. И компилятор Си пока не написан.
Еще одно синтезируемое RISC-ядро под Altera, Отличается особой компактностью.
Jun 18 2007, 11:25
