реклама на сайте
подробности

 
 
> Еще одно синтезируемое RISC-ядро под Altera, Отличается особой компактностью.
Stewart Little
сообщение Jun 18 2007, 11:25
Сообщение #1


Лентяй
******

Группа: Свой
Сообщений: 2 203
Регистрация: 11-10-04
Из: Санкт-Петербург
Пользователь №: 843



The Total CPU (TCPU)

"It is easily realizable and easily modified RISC processor mainly aimed for implementation in FPGAs. The key feature of this CPU is that its command set does not dependent upon data word width, and, therefore, minimal modifications are required for code reuse. The CPU is completely realized on Verilog-2001 and easily expanded to include additional modules and commands. TCPU doesn’t require a lot of FPGA resources. For example, minimal 12-bit realization on Cyclone FPGA (Altera) requires 167 LCs, 32-bit realization – 314 LCs."


--------------------
Чтобы слова не расходились с делом, нужно молчать и ничего не делать...
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
AnubiX
сообщение Jun 18 2007, 11:43
Сообщение #2


Участник
*

Группа: Новичок
Сообщений: 29
Регистрация: 3-05-07
Из: Москва
Пользователь №: 27 487



Спасибо за инфу!
Приветствуем очередного задохлика в мире процессоров.
Go to the top of the page
 
+Quote Post
SunnyDevil
сообщение Jun 18 2007, 12:50
Сообщение #3


Частый гость
**

Группа: Участник
Сообщений: 108
Регистрация: 15-05-07
Пользователь №: 27 742



Цитата(AnubiX @ Jun 18 2007, 14:43) *
Спасибо за инфу!
Приветствуем очередного задохлика в мире процессоров.

Точно задохлика. У него нет ни одной команды условного перехода, правда и безусловного тоже...
Go to the top of the page
 
+Quote Post
vmp
сообщение Jun 18 2007, 13:06
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 426
Регистрация: 20-01-05
Из: Зеленоград
Пользователь №: 2 070



Цитата(SunnyDevil @ Jun 18 2007, 16:50) *
Точно задохлика. У него нет ни одной команды условного перехода, правда и безусловного тоже...

Ну и что? Достаточно того, что PC лежит в общем регистровом пространстве, так что вместо перехода будем использовать арифметику с PC.
То, что про прерывания ещё ничего не придумано - это хуже. И компилятор Си пока не написан.
Go to the top of the page
 
+Quote Post
des00
сообщение Jun 19 2007, 04:28
Сообщение #5


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(vmp @ Jun 18 2007, 08:06) *
Ну и что? Достаточно того, что PC лежит в общем регистровом пространстве, так что вместо перехода будем использовать арифметику с PC.
То, что про прерывания ещё ничего не придумано - это хуже. И компилятор Си пока не написан.



The TCPU has a register-based interrupt system, which is this: when the interrupt comes, the contents of the PC and RG1 are interchanged causing jump to the interrupt vector and at the same time saving the PC. The flags should be saved and restored before exit by interrupt handler procedure. So, in TCPU RG1 must contain a valid interrupt vector before enabling interrupts. Returning from interrupts is implemented in TCPU as a MVRC command with bit 3 of CND field set to 1. In further versions the interrupt system will use register windows

но вообще по сабжу, думаю что лучше расширить шину даных у пикоблейза до 32 бит и получиться проц той же функциональности что и этот, а к нему уже и симуляторы и компиляторы есть.


--------------------
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th July 2025 - 16:29
Рейтинг@Mail.ru


Страница сгенерированна за 0.01406 секунд с 7
ELECTRONIX ©2004-2016