По скорости ядра STR912, восемь операторов на ассемблере за 1.6мкс?!! Опции

[HardJoker]

Есть main(), фактически из одного бесконечного цикла для проверки производительности ядра STR912FW44. Среда - IAR4.40:

u8 TMP0 = 0;

while(1)
{
if (Tick == 0)
{
GPIO_WriteBit(GPIO0, GPIO_Pin_0, Bit_RESET);
Tick = 1;
}
else
{
GPIO_WriteBit(GPIO0, GPIO_Pin_0, Bit_SET);
Tick = 0;
}
}

Время выполнения 1,6мкс. Ядро тактируется 96MHz через PLL. Память flash конфигурируется с двумя тактами ожиданмия и тактируется 48MHz

//FMI Waite States
FMI_Config(FMI_READ_WAIT_STATE_2, FMI_WRITE_WAIT_STATE_0, FMI_PWD_ENABLE,\
FMI_LVD_ENABLE, FMI_FREQ_HIGH);


В симуляторе при выключенной оптимизации по скорости все действия занимают 8-мь ассемблерных команд. С учетом медленного доступа к внутренней flash (не более 24MHz) на выполнение должно уйти не более 320ns. Измеренное значение почти в пять раз больше. Где может теряеться вычислительный ресурс?

[MALLOY2]

Конвеер самого ARM-а мало кому интересен

После чего возникают вопросы

восемь операторов на ассемблере за 1.6мкс?!!

, ядро самое важно, так как неправельно написанный код может снизить производительность в 5 раз ! если програмиимть на асме, и 2-3 раза если на высоком уровне (как ни как но компилятор всеравно пытается под конвеер подстроится). А если приэтом еще неучитывать особенностей шин и их арбитров так вобще тормоз будет. Так что я вашим натурным испытания никогда не поверю

Даже шина TCM как не покажется странным не обеспечивает доступ к памяти за такт.

В мануале все хорошо расписано как работают шины. Вопрос в следующем что вы подрозумеваете под словом ТАКТ ?