GPIO MM, Spartan2 u VHDL Опции

[darkniisiis]

работаю над платой GPIO MM для промышленных компьютеров(это Spartan2 с EEPROM xcf02s на шине PC 104). Прошиваю при помощи JTAG кабеля.Вот не могу понять,если рисовать схему в схемотехническом редакторе на базовых элементах-всё работает,а если заливать проекты на VHDL,то всё стоит.При этом в модельсиме на всех уровнях всё замечательно моделируется.В чём может быть проблема?

[o-henry]

При этом в модельсиме на всех уровнях всё замечательно моделируется.В чём может быть проблема?

Таки на всех? и Post Place & Route simulation тоже?
А в проекте на VHDL все входы-выходы в *.UCF файле описаны?

[darkniisiis]

Таки на всех? и Post Place & Route simulation тоже?
А в проекте на VHDL все входы-выходы в *.UCF файле описаны?

ДА!