работаю над платой GPIO MM для промышленных компьютеров(это Spartan2 с EEPROM xcf02s на шине PC 104). Прошиваю при помощи JTAG кабеля.Вот не могу понять,если рисовать схему в схемотехническом редакторе на базовых элементах-всё работает,а если заливать проекты на VHDL,то всё стоит.При этом в модельсиме на всех уровнях всё замечательно моделируется.В чём может быть проблема?

Не понятно что означает фраза "все стоит" и как вы это видите? Уточните...

Уточняю.При подаче стимула на вход,выход никак не реагирует.Проверяю на макете при помощи осциллографа.

Таки на всех? и Post Place & Route simulation тоже?
А в проекте на VHDL все входы-выходы в *.UCF файле описаны?

ДА!

А ПЛИС точно сконфигурирован? Если нет, то и реакции не будет никакой! А вы bit-файл грузите в ПЛИС или mcs в EEPROM ?
Чтоб вопросов меньше задавали, проект в студию (если не топсикрет)

Смотря что вы подразумеваете под словами "точно сконфигурирован", гружу mcs файл в EEPROM.Проект пока выложить не могу.

Сконфигурирован, значит сигнал DONE взвелся (HIGH). Но бывает так, что DONE=HIGH, но плис не стартует. В таких случаях xilinx рекомендует сделать следующее:
- проверить наличие 330 Ом резистора на пине DONE;
- установить "DonePipe=Yes";
- установить "DriveDone=Yes".

Проблема была в том что по умолчанию ко входам GPIO MM подсоединены подтягивающие резисторы +5В.Получается на входах всегда были логические 1.Нужно всго навсего было переставить перемычку.