Ripple clock при делении клока, вопрос начинающего Опции

[Индеец]

Здравствуйте!
Макс+плюс, графический редактор.
Делю частоту глобального клока пополам Т-триггером. Design Doctor выдает: Ripple Clock detected starting <с_этого_TFF>. Почитал хэлп, Ripple Clock Examples, все вроде соответствует их "good design practice". В репорт-файле полученный делением клок признан глобальным в разделах Buried Logic и Clock Signals.
Что я не понимаю???!!! Не удается победить Ripple Clock. Что делать???!!!


Для справки, моя схема: порт INPUT, примитив GLOBAL, примитив TFF (с VCC на T-входе), примитив GLOBAL, и далее на схему.

[sazh]

Нет проблем проблем в FPGA клок с выхода триггера сделать глобалльным. При условии что эти линии пне задействованы полностью извне. Можно выход одного триггера пропустить через примитив lcell и global. Тоже должно получиться. Другое дело что от сообщения про ripple clock не удасться отделаться.
Ведь все равно первый триггер функционирует от одного клока, а последующие от другого, пусть и глобального.