Ripple clock при делении клока, вопрос начинающего Опции

[Индеец]

Здравствуйте!
Макс+плюс, графический редактор.
Делю частоту глобального клока пополам Т-триггером. Design Doctor выдает: Ripple Clock detected starting <с_этого_TFF>. Почитал хэлп, Ripple Clock Examples, все вроде соответствует их "good design practice". В репорт-файле полученный делением клок признан глобальным в разделах Buried Logic и Clock Signals.
Что я не понимаю???!!! Не удается победить Ripple Clock. Что делать???!!!


Для справки, моя схема: порт INPUT, примитив GLOBAL, примитив TFF (с VCC на T-входе), примитив GLOBAL, и далее на схему.

[sazh]

Скажу крамольную вещь. Отключите на время разработки проекта Design Doctor.
Ведь 90% его сообщений, это констатация того или иного положения дел, не влияющих на работоспособность проекта. И за морем этих повествований можно пропустить действительно существенное замечание.
А вот по окончании можно и включить. (Хотя этого я не делал).