Ripple clock при делении клока, вопрос начинающего Опции

[Индеец]

Здравствуйте!
Макс+плюс, графический редактор.
Делю частоту глобального клока пополам Т-триггером. Design Doctor выдает: Ripple Clock detected starting <с_этого_TFF>. Почитал хэлп, Ripple Clock Examples, все вроде соответствует их "good design practice". В репорт-файле полученный делением клок признан глобальным в разделах Buried Logic и Clock Signals.
Что я не понимаю???!!! Не удается победить Ripple Clock. Что делать???!!!


Для справки, моя схема: порт INPUT, примитив GLOBAL, примитив TFF (с VCC на T-входе), примитив GLOBAL, и далее на схему.

[Victor®]

Здравствуйте!
Макс+плюс, графический редактор.
Делю частоту глобального клока пополам Т-триггером. Design Doctor выдает: Ripple Clock detected starting <с_этого_TFF>. Почитал хэлп, Ripple Clock Examples, все вроде соответствует их "good design practice". В репорт-файле полученный делением клок признан глобальным в разделах Buried Logic и Clock Signals.
Что я не понимаю???!!! Не удается победить Ripple Clock. Что делать???!!!
Для справки, моя схема: порт INPUT, примитив GLOBAL, примитив TFF (с VCC на T-входе), примитив GLOBAL, и далее на схему.

Насколько я помню по MAX+PLUS II, да и вообще по Altera - то глобальный клок может идти только с пина (по крайней мере для CPLD). Смущает то, что поделенный клок у Вас глобальным получился
А вообще - такая практика пагубна... используйте одну тактовую, а выход этого триггера подавайте на Enable остальной части схемы

[Индеец]

Насколько я помню по MAX+PLUS II, да и вообще по Altera - то глобальный клок может идти только с пина (по крайней мере для CPLD). ...

Извините, забыл указать, что работаю с FPGA - EPF10K30. Если интересно, цитата из даташита:
FLEX 10K devices provide six dedicated inputs ... . These signals use dedicated routing channels ... . Four of the dedicated inputs drive four global signals. These four global signals can also be driven by internal logic, providing an ideal solution for a clock divider or ... .

А вообще - такая практика пагубна... используйте одну тактовую, ...

Не могли бы Вы объяснить, что плохого в делении частоты на кристалле или в использовании более одной тактовой...
Делю частоту, чтобы загрубить временные выдержки - уменьшить разрядность счетчиков, иначе проект не полезет в кристалл. Это старая разработка, которую понадобилось "поддержать" в соответствии с новыми условиями, отсюда и EPF10K30.

... используйте одну тактовую, а выход этого триггера подавайте на Enable остальной части схемы

Не понял, какой триггер Вы имеете ввиду. Не могли бы пояснить?

Скажу крамольную вещь. Отключите на время разработки проекта Design Doctor.
Ведь 90% его сообщений, это констатация того или иного положения дел, не влияющих на работоспособность проекта. И за морем этих повествований можно пропустить действительно существенное замечание.
А вот по окончании можно и включить. (Хотя этого я не делал).

Попробую, спасибо. Включу его в конце, после отладки всех модулей по-отдельности и отладки всего проекта целиком.

[Victor®]

Извините, забыл указать, что работаю с FPGA - EPF10K30. Если интересно, цитата из даташита:
FLEX 10K devices provide six dedicated inputs ... . These signals use dedicated routing channels ... . Four of the dedicated inputs drive four global signals. These four global signals can also be driven by internal logic, providing an ideal solution for a clock divider or ... .
Не могли бы Вы объяснить, что плохого в делении частоты на кристалле или в использовании более одной тактовой...
Делю частоту, чтобы загрубить временные выдержки - уменьшить разрядность счетчиков, иначе проект не полезет в кристалл. Это старая разработка, которую понадобилось "поддержать" в соответствии с новыми условиями, отсюда и EPF10K30.
Не понял, какой триггер Вы имеете ввиду. Не могли бы пояснить?
Попробую, спасибо. Включу его в конце, после отладки всех модулей по-отдельности и отладки всего проекта целиком.

1) Про то, что у Вас FPGA желательно сразу было сказать... мне показалось странным работать в MAX+II c FPGA
2) Ничего плохого в делении не вижу, если только входная частота больше не используется... а вообще надо смотреть конкретный проект. Лично считаю, что проект должен быть полностью синхронным, если это возможно. При использовании нескольких частот возможно придется организовывать схемы переноса данных с одного домена тактирования в другой. Опять же надо смотреть конкретный проект.
3) По поводу триггера - я не знал, что у Вас счетчики, поэтому так и написал.

Желаю успехов