Кстати говоря, с SP2 мне помогли найти, заработало... А вот проект заработал ранее, еще с SP1. Я устранил все ошибки, выдаваемые при компиляци проекта и он начал спокойно разводится... Что при этом было замеченно: 1. Protel ни как не хотел понимать что входные цепи и выходные на разных листах связанны межу собой общими именами (было подчеркивание входных цепей), хотя при переводе в PCB все было соединено. Сделал все цепи пассивными и этот вопрос исчез. 2. Как уже было сказанно на нашем форуме, Хотел из PCB перевести соединение в SCH - не получилось, что то у них там с обраной связью? Если ктото знает, может подскажет?
А лицензированный продукт я всетаки считаб лучше, чем не лицензированный, напимер мы имеем лицензии на Xilinx ISE 4 и 6.3, так если есть какие либо вопросы, так сразу к поставщикам, что да как... давай расказывай. Вот за это я люблю лицензию. Но обычно так всетоки не получается!
|