реклама на сайте
подробности

 
 
> Спецификация AT91RM9200, i need help
aat_81
сообщение Jul 25 2007, 18:39
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 148
Регистрация: 2-11-06
Из: N.Novgorod
Пользователь №: 21 891



Доброго времени суток радиолюбители. Хотелось бы реализовать AT91RM9200 в FPGA в виде IP core. Ядро в данной микросхеме ARM920T. Не хватает спецификации данного процессора для реализации его, в атмеле просить бусполезно нарисуют кругленкую сумму за лицензию(((может быть у кого нибудь завалялась скиньте если не сложно...плиз!!!
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
ASN
сообщение Jul 26 2007, 05:14
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 459
Регистрация: 15-07-04
Из: g.Penza
Пользователь №: 326



aat_81
Для реализации в FPGA вполне достаточно (IMHO) datasheet на AT91RM9200, описание шины AMBA . Только для полной совместимости потребуется FPGA несколько миллионов вентилей (IMHO) и скорость работы будет раз в 10 меньше, чем у оригинала.
Трудоёмкость разработки такого SOC (без использования фирменных IP core для USB, SPI, I2С, MMU и т.п.) очень высока (измеряется человеко-годами). Да ещё разработать firmware. Плюс к тому – большие проблемы с лицензией на использование (МУЛЬТИКОР видимо не даром используют MIPS). Какой смысл?
Лучше присоединяйтесь к opencores.org и реализуйте свой уникальный модуль smile.gif!
Go to the top of the page
 
+Quote Post
klop
сообщение Jul 27 2007, 16:16
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 433
Регистрация: 28-02-06
Пользователь №: 14 788



Цитата(ASN @ Jul 26 2007, 09:14) *
aat_81
Для реализации в FPGA вполне достаточно (IMHO) datasheet на AT91RM9200, описание шины AMBA . Только для полной совместимости потребуется FPGA несколько миллионов вентилей (IMHO) и скорость работы будет раз в 10 меньше, чем у оригинала.


1. Атмеловского документа ЯВНО не достаточно для начала такой работы.
2. АРМовский документ по девятым армам гораздо менее интересный чем по седьмым (информации для написания значительно меньше)
3. Ядро девятого арма (от самого арма) бегает в FPGA (Xilinx 6M) на 20 MHz.
Go to the top of the page
 
+Quote Post
ASN
сообщение Jul 31 2007, 19:07
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 459
Регистрация: 15-07-04
Из: g.Penza
Пользователь №: 326



klop
1. Кому как. Речь (как я и предполагал) идёт о функциональном аналоге. Реализовать АЛУ с конвейером, декодер команд с предсказателем, полнофункциональный Cash и MMU в точном соответствии с реализацией аналога вроде как в задании не указывалось.
Для функционального аналога вполне достаточно знать формат команд процессора и описание регистров (IMHO).
3.Yes!:
6M – это FPGA несколько миллионов вентилей (только ядро);
20 MHz – это раз в 10 меньше, чем у оригинала;
100 K$ - это (при зряплате около 1,5 K$/месяц) приблизительно равно 6 человеко-годам (только ядро);
Остаётся самый главный вопрос – зачем такие жертвы, если готовый контроллер стоит в тысячи раз меньше?! Тем более, что у Xilinx есть Microblaze (отлаженный и оптимизированный под его структуру).
aat_81
Чтобы сделать набор CORE надо в первую очередь иметь единый интерфейс входящих в него блоков и полнофункциональный набор тестов. Это само по себе приличное по трудозатратам дело.
Go to the top of the page
 
+Quote Post
aat_81
сообщение Aug 1 2007, 06:41
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 148
Регистрация: 2-11-06
Из: N.Novgorod
Пользователь №: 21 891



Цитата(ASN @ Jul 31 2007, 23:07) *
Остаётся самый главный вопрос – зачем такие жертвы, если готовый контроллер стоит в тысячи раз меньше?! Тем более, что у Xilinx есть Microblaze (отлаженный и оптимизированный под его структуру).

А кто говорил что нужно делать для Xilinx???Предпполагается сделать набор CORE чтобы в дальнейшем их можно было объединять в SoC как нам требуется и реализация не обязательно ПЛИС это может быть и ASIC
Go to the top of the page
 
+Quote Post
vetal
сообщение Aug 1 2007, 06:44
Сообщение #6


Гуру
******

Группа: Модераторы
Сообщений: 2 095
Регистрация: 27-08-04
Из: Россия, СПб
Пользователь №: 553



Цитата(aat_81 @ Aug 1 2007, 10:41) *
А кто говорил что нужно делать для Xilinx???Предпполагается сделать набор CORE чтобы в дальнейшем их можно было объединять в SoC как нам требуется и реализация не обязательно ПЛИС это может быть и ASIC

Смотрите на AT91CAP - как раз асик))
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 00:31
Рейтинг@Mail.ru


Страница сгенерированна за 0.01413 секунд с 7
ELECTRONIX ©2004-2016