Работал как с Altera (Flex, Acex & Stratix) так и с Xilinx (Vertex II).
Личные впечатления:
Альтера напирает на "фичи", Зайлинкс на структуру. В особенности в случае с старшими семействами это приводит к очень существенным отличиям.
Причем Xilinx несомненно проще в изучении для "юниксистов" - все делается через текстовые файлы, достаточно мало сущностей правда обычно нет "драгн'дропа"

У Альтеры значительно более гибкие ПЛЛ, они допускают перезагрузку коэфицентов (но почемуто не параметров фильтров). С другой стороны Альтера куда более чуствительна к ошибкам в проектировании плат - нек. режимы тех же ПЛЛ или IO уникальны и доступны только через выделенные пины.
У меня создалось стойкое ощущение что Vertex II в сложных проектах быстрее Stratix а также быстрее компилится. Но с другой стороны у Xilinx нет LogicLock, и не совсем понятно как при этом быстро отлаживать большие проекты.