Восстановление сигнала от допплера Опции

[ataradov]

В приемных устройствах цифровых линий связи (допустим используется BPSK) из-за наличия эффекта допплера и несовпадения частот дискретизации на приемной и передающей сторнах возникает дополнительная модуляция с частотй допплера (условно).

Мне известно 2 способа избаиться от этой частоты:
1. Перенос сигнала на какую-нибудь достаточно низкую частоту и примененеи схемы Костаса.

2. Снос сигнала в 0 и восстановление синфазных и квадратурных составляющих частоты допплера из сигнала и использование восстановленых составляющих для восстановления сигнала.

Какиз еще есчть варианты и где про это можно почитать?

[petrov]

Какая модуляция? Какая символьная частота? Какой максимальный сдвиг частоты между модулятором и демодулятором? На какой частоте АЦП работает? Какая тактовая частота на FPGA заведена? Сколько логических элементов в FPGA под демодулятор выделено?

В FPGA можно сделать стандартные алгоритмы демодуляции. Зачем так сразу какие-то ухищрения плохо работающие?

[ataradov]

Какая модуляция? Какая символьная частота? Какой максимальный сдвиг частоты между модулятором и демодулятором? На какой частоте АЦП работает? Какая тактовая частота на FPGA заведена? Сколько логических элементов в FPGA под демодулятор выделено?

BPSK, 117187.5 бит/сек, сдвиг частот дескритезации небольшой, но допплер может достигать 2 кГц. АЦП работает на 60 МГц. Она-же заведена на FPGA. На вход ПЛИС заходят 2 квадратуры на ПЧ 20 МГц. Элементов - в принципе сильных ограничений нет, но и разбрасываться сильно нежелательно.

В FPGA можно сделать стандартные алгоритмы демодуляции. Зачем так сразу какие-то ухищрения плохо работающие?

Смысл в том, что описаный в том патенте метод работает лучше чем любые схемы с обратной связью (по малабовской модели). Плюс у него нет необходимости тратить время на вхождение в синхронизм.