Восстановление сигнала от допплера Опции

[ataradov]

В приемных устройствах цифровых линий связи (допустим используется BPSK) из-за наличия эффекта допплера и несовпадения частот дискретизации на приемной и передающей сторнах возникает дополнительная модуляция с частотй допплера (условно).

Мне известно 2 способа избаиться от этой частоты:
1. Перенос сигнала на какую-нибудь достаточно низкую частоту и примененеи схемы Костаса.

2. Снос сигнала в 0 и восстановление синфазных и квадратурных составляющих частоты допплера из сигнала и использование восстановленых составляющих для восстановления сигнала.

Какиз еще есчть варианты и где про это можно почитать?

[petrov]

Какая модуляция? Какая символьная частота? Какой максимальный сдвиг частоты между модулятором и демодулятором? На какой частоте АЦП работает? Какая тактовая частота на FPGA заведена? Сколько логических элементов в FPGA под демодулятор выделено?

В FPGA можно сделать стандартные алгоритмы демодуляции. Зачем так сразу какие-то ухищрения плохо работающие?

[ataradov]

Какая модуляция? Какая символьная частота? Какой максимальный сдвиг частоты между модулятором и демодулятором? На какой частоте АЦП работает? Какая тактовая частота на FPGA заведена? Сколько логических элементов в FPGA под демодулятор выделено?

BPSK, 117187.5 бит/сек, сдвиг частот дескритезации небольшой, но допплер может достигать 2 кГц. АЦП работает на 60 МГц. Она-же заведена на FPGA. На вход ПЛИС заходят 2 квадратуры на ПЧ 20 МГц. Элементов - в принципе сильных ограничений нет, но и разбрасываться сильно нежелательно.

В FPGA можно сделать стандартные алгоритмы демодуляции. Зачем так сразу какие-то ухищрения плохо работающие?

Смысл в том, что описаный в том патенте метод работает лучше чем любые схемы с обратной связью (по малабовской модели). Плюс у него нет необходимости тратить время на вхождение в синхронизм.

[petrov]

BPSK, 117187.5 бит/сек, сдвиг частот дескритезации небольшой, но допплер может достигать 2 кГц. АЦП работает на 60 МГц. Она-же заведена на FPGA. На вход ПЛИС заходят 2 квадратуры на ПЧ 20 МГц. Элементов - в принципе сильных ограничений нет, но и разбрасываться сильно нежелательно.
Смысл в том, что описаный в том патенте метод работает лучше чем любые схемы с обратной связью (по малабовской модели). Плюс у него нет необходимости тратить время на вхождение в синхронизм.

Сдвиг частоты очень маленький по сравнению с бодовой скоростью. Можно использовать стандартные схемы фазовой синхронизации. Непонятно зачем такая высокая частота дискретизации, 512 отсчётов на символ? Что это за квадратуры на промежуточной частоте 20МГц, как вы их получаете? Что за сигнал у вас на входе АЦП, на нулевой частоте или на какой-то несущей?

В патенте видимо имеется ввиду дифференциальная демодуляция, недостатки у неё такие: потери 2 с чем-то дБ относительно синхронного детектирования и набег фазы из-за разности частотот приёмного и передающего гетеродинов. Возможно и синхронное детектирование и без обратной связи для пакетной передачи. Всёравно какое-то время вхождение в синхронизм необходимо для АРУ и символьной синхронизации. Сколько символов у вас с начала пакета на синхронизацию отводится?

Вы скачали книжку
http://rapidshare.com/files/45943139/%20RF...Nezami.rar.html
?

[ataradov]

Сдвиг частоты очень маленький по сравнению с бодовой скоростью. Можно использовать стандартные схемы фазовой синхронизации. Непонятно зачем такая высокая частота дискретизации, 512 отсчётов на символ? Что это за квадратуры на промежуточной частоте 20МГц, как вы их получаете? Что за сигнал у вас на входе АЦП, на нулевой частоте или на какой-то несущей?

На вход АЦП идет сигнал с квадратурного гетеродина (перенос с ВЧ на ПЧ 20 МГц). Эта частота определяется железкой и не изменяется. Внутри ПЛИС происходит цифровое гетеродинирование (перенос в 0, опять-же в квадратурах). После чего происходит децимация в 64 раза и фильтрация канальным фильтром (для обрезания внеполосных помех). В результате получаются 2 квадратуры с частотой дескритезации 937.5 кГц. Они и идут на схему синхронизации.

Для костаса перенос производился не в 0 а на 5 МГц. Но это усложняет фильтрацию шумов (фильтр из ФНЧ превращается в полосовой)

В патенте видимо имеется ввиду дифференциальная демодуляция, недостатки у неё такие: потери 2 с чем-то дБ относительно синхронного детектирования и набег фазы из-за разности частотот приёмного и передающего гетеродинов. Возможно и синхронное детектирование и без обратной связи для пакетной передачи. Всёравно какое-то время вхождение в синхронизм необходимо для АРУ и символьной синхронизации. Сколько символов у вас с начала пакета на синхронизацию отводится?

Да, в патенте используется дифференциальная демодуляция. В АРУ необходимости нет (какой смысл в цифровой АРУ? Обработки там последующей немного и потери невелики).
Сейчас в модели 16 бит. на раскачку ('10' 8 раз повореная) и 16 бит ПШС-последовательности (от Wi-Fi).

Вы скачали книжку
http://rapidshare.com/files/45943139/%20RF...Nezami.rar.html
?

Спасибо, посмотрю.

[petrov]

На вход АЦП идет сигнал с квадратурного гетеродина (перенос с ВЧ на ПЧ 20 МГц). Эта частота определяется железкой и не изменяется. Внутри ПЛИС происходит цифровое гетеродинирование (перенос в 0, опять-же в квадратурах). После чего происходит децимация в 64 раза и фильтрация канальным фильтром (для обрезания внеполосных помех). В результате получаются 2 квадратуры с частотой дескритезации 937.5 кГц. Они и идут на схему синхронизации.

Для костаса перенос производился не в 0 а на 5 МГц. Но это усложняет фильтрацию шумов (фильтр из ФНЧ превращается в полосовой)
Да, в патенте используется дифференциальная демодуляция. В АРУ необходимости нет (какой смысл в цифровой АРУ? Обработки там последующей немного и потери невелики).
Сейчас в модели 16 бит. на раскачку ('10' 8 раз повореная) и 16 бит ПШС-последовательности (от Wi-Fi).
Спасибо, посмотрю.

Всёравно непонятно зачем так сделано. С таким АЦП можно релейку сделать на сотни мегабит.

Костас и на нулевой прекрасно работает. И другие схемы есть.

Регулировка усиления ессно должна перед АЦП стоять чтоб в его ворота попасть.

То есть 32 символа на установление синхронизации, можно и feed-forward фазовым синхронизатором синхронно демодулировать, да и лучше не экономить на преамбуле, практически всегда можно выбрать её достаточно длинной для надёжного усреднения.

Может пригодится моделька qpsk:

http://electronix.ru/forum/index.php?showtopic=23652#

[ataradov]

Всёравно непонятно зачем так сделано. С таким АЦП можно релейку сделать на сотни мегабит.

Модуль модема универсальный, но конкретно в этом случае есть ограничение на ширину спектра - 300 кГц.

Костас и на нулевой прекрасно работает. И другие схемы есть.

У костаса стоит VCO. Как оно будет работать на 0?

Регулировка усиления ессно должна перед АЦП стоять чтоб в его ворота попасть.

Это уже не возможно - железка уже сделана.


Пока остановился на самом простом варианте - из патента. По результатам испытаний видно будет.