реклама на сайте
подробности

 
 
> DC + Formality : есть ли у DC возможность генерить "guide" для Formality?, один и тот же код синтезированный с разными констрейнами формально раз
yes
сообщение Sep 6 2007, 10:30
Сообщение #1


Гуру
******

Группа: Свой
Сообщений: 2 198
Регистрация: 23-12-04
Пользователь №: 1 640



то есть беру один нетлист в качестве референса, другой имплементайшин

библиотеки общие одинаковые

при этом несовпадающих match point-ов набирается штук 50, и после при verify несколько тыщ несовпадений

-----------------

может нужно какой-то файл для управления Formality сгенерить?


отличия при синтезе - в случае имплементэйшен несколько путей расслаблены - мультисайкл и параметры синтеза и всякие "технологические" констрейны типа max_fanout и т.п. другие
времянка получилась получше, но нет уверенности, что правильно все...

нетлисты симулируются - то есть функциональность одинаковая, но так как полного покрытия тестами нет хотелось бы формальным чекером проверить
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
grigorik
сообщение Sep 6 2007, 14:35
Сообщение #2


Частый гость
**

Группа: Свой
Сообщений: 94
Регистрация: 3-11-05
Из: ARM
Пользователь №: 10 424



Цитата(yes @ Sep 6 2007, 13:30) *
то есть беру один нетлист в качестве референса, другой имплементайшин

библиотеки общие одинаковые

при этом несовпадающих match point-ов набирается штук 50, и после при verify несколько тыщ несовпадений

-----------------

может нужно какой-то файл для управления Formality сгенерить?
отличия при синтезе - в случае имплементэйшен несколько путей расслаблены - мультисайкл и параметры синтеза и всякие "технологические" констрейны типа max_fanout и т.п. другие
времянка получилась получше, но нет уверенности, что правильно все...

нетлисты симулируются - то есть функциональность одинаковая, но так как полного покрытия тестами нет хотелось бы формальным чекером проверить





файл для управления Formality в DC напиши
dc_shell> set_svf design.svf

а потом в Formality напиши
fm_shell(setup)> set_svf design.svf

думаю поможет, wink.gif


--------------------
G.
Go to the top of the page
 
+Quote Post
yes
сообщение Sep 7 2007, 08:40
Сообщение #3


Гуру
******

Группа: Свой
Сообщений: 2 198
Регистрация: 23-12-04
Пользователь №: 1 640



Цитата(grigorik @ Sep 6 2007, 18:35) *
файл для управления Formality в DC напиши
dc_shell> set_svf design.svf

а потом в Formality напиши
fm_shell(setup)> set_svf design.svf

думаю поможет, wink.gif


вряд ли...

этот guidance позволяет отследить преобразование одного нетлиста (или даже вообще RTL - в нетлист только)

а хотелось бы сравнить два нетлиста, полученых после синтеза одного RTL (ну то есть у меня есть два design.svf и два нетлиста, которые я хочу сравнить)

как я понял формалити может считать только инкрементальные svf, ну то есть одно преобразование, затем второе преобразование и т.д., а такие "ветки" как у меня не может
(или я не прав?)

вариант сравнивать с исходным RTL - не подходит, по причине того, что это VHDL код, в котором многие элементы формалитивский ридер не понимает (ну, например, типичный match point, когда индекс массива задается не специальным типом с ранжем==размеру, а интежером)
коллега с этим повозился, но не особо преуспел
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 6th August 2025 - 18:22
Рейтинг@Mail.ru


Страница сгенерированна за 0.01382 секунд с 7
ELECTRONIX ©2004-2016