Цитата(Viktor_ @ Sep 18 2007, 11:46)

Вобщем проект сделан в PCAD 2004 а трасировка передана в Altium Designer 6 (Situs) в процессе трассировки происходит наложение переходных отверстий дрг на друга. Может кто знает из-за чего это происходит?
Так ить правило надо написать и установить зазор от via до via, включая принадлежащие одной цепи