недежность протокола, как подсчитать, с чего начать Опции

[bav]

Есть необходимость передавать лог. состояния (8 бит) по витой паре. Т. е. данные 8 бит => сериалайзер => витая пара => десериалайзер => 8 бит данные. Максимальная задержка 5 мкс.

Интерфейс выбран RS485, протокол свой (синхр, данные, инверсные данные, если ошибка, данные игнорируются). сериалайзер/десериалайзер, контоль ошибок сделаны на ПЛИС.

вопросы следующие:

1. как подсчитать надежность (вероятность ошибки), с чего начать, на что опираться

2. какие есть готовые протоколы (что бы не использовать свой и, особенно, не мучаться с расчетами), реализацию которых можно достать или реализовать самому (не более 2х месяцев)

[bav]

Вероятность сбоя Вы не найдете. Потому что она скорее всего будет зависеть от наводок от соседнего оборудования. От какого-нибудь мощного преобразователя рядом.

хотябы оценить

нашел http://www.cta.ru/pdf/1997-3/note1_1997_3.pdf, там есть фраза:

При этом минимальное значение входного напряжения должно выбираться с запасом в зависимости от интенсивности помех, воздействующих на линию связи и на приемник, допустимой вероятности появления ошибок, а также от до пустимого уровня искажений сигнала на входе приемника.

попробую связаться с автором

также нашел, что на больших частотах сильно сказывается рассогласование дифф пары (спецификация на витую пару), раньше только об этом догадывался.

в документе SLLA036 от TI влияние джиттера, как он появляется при воздействии помех.

Да и кто сказал, что в FPGA не собьется прошивка?

а это обращаться в www.altera.com?