реклама на сайте
подробности

 
 
> создание Плис в OrCad?, Нид хелп!!!
qeuper
сообщение Oct 28 2007, 18:27
Сообщение #1





Группа: Новичок
Сообщений: 5
Регистрация: 6-10-07
Пользователь №: 31 117



Может ли кто-нибудь подробно(пошагово) описать создание ПЛИС в OrCad? Без описания элемента на VHDL и Verilog я их не знаю... А именно в схемотехнической форме!!!

PS в книге "Orcad 10 проектирование печатных плат." С.А.Кузнецов сказано, что это возможно.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Designer56
сообщение Oct 29 2007, 09:35
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 932
Регистрация: 13-10-06
Из: Уфа
Пользователь №: 21 290



В Orcad 91 это было возможно, не выходя из системы- в состав пакета входил Orcad Express, с помощью которог все делалось- синтезировалась логика, моделировалось поведение схемы до и после компиляции в реальную ПЛИС. Для компиляции использовались пакеты программ производителей ПЛИС- Альтера и т.д. Причем, эти пакеты запускались в теневом режиме- отрабатывали и выдавали результат без экрана. В 10-м и позднее для синтеза уже требуется Synplify, а для моделирования- Cadence NC VHDL (IUS). Хотя нарисовать схему в примитивах соответствующей ПЛИС можно, и получить файл VHDL или Verilog, или edif. Честно говоря, я так и не разобрался с Cadence NC VHDL, слишком он мне показался недружелюбным.


--------------------
"...Дьяволу ведомо многое не потому, что он- Дьявол, а потому, что он стар..."
Go to the top of the page
 
+Quote Post
ZLOI
сообщение Oct 29 2007, 09:46
Сообщение #3


Частый гость
**

Группа: Участник
Сообщений: 147
Регистрация: 7-03-07
Из: Славный город Шелехов
Пользователь №: 25 967



Цитата(Designer56 @ Oct 29 2007, 13:35) *
В Orcad 91 это было возможно, не выходя из системы- в состав пакета входил Orcad Express, с помощью которог все делалось- синтезировалась логика, моделировалось поведение схемы до и после компиляции в реальную ПЛИС. Для компиляции использовались пакеты программ производителей ПЛИС- Альтера и т.д. Причем, эти пакеты запускались в теневом режиме- отрабатывали и выдавали результат без экрана. В 10-м и позднее для синтеза уже требуется Synplify, а для моделирования- Cadence NC VHDL (IUS). Хотя нарисовать схему в примитивах соответствующей ПЛИС можно, и получить файл VHDL или Verilog, или edif. Честно говоря, я так и не разобрался с Cadence NC VHDL, слишком он мне показался недружелюбным.

Может я чего не понимаю, а почему вы не используете Qaurtus или MAX+plus.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 27th July 2025 - 23:22
Рейтинг@Mail.ru


Страница сгенерированна за 0.01364 секунд с 7
ELECTRONIX ©2004-2016