Проблема с клоками, Сбой тактовой Опции

[Kenav]

Возникли проблемы при работе ПЛИС. Сам проект компилится, шьется, все нормально. Используется Циклон 2. Используется один глобальный клок(на него заведена тактовая) и от него делителями сделаны другие клоки. Если подсоединять другую логику на глобальный клок ну например (схемка на и, или, или-не, искл. или в сочетании с глобальным клоком), то где то сбиваются счетчики или что то не понятное происходит. Все шьется, только работает непонятно как. В проекте сделано фифо и идет анализ данных на выходе. На вход идут нормальные сигналы, с выхода снимаем сигналы, которые не поддаются логическому объяснению. Убираешь добавленную логику все работает, как часы.
Есть ли какие тонкости при работе с глобальными клоками, с D-тригерами или еще что? Все неиспользуемые ножки сделаны как выходы и подтянуты к земле. Кто поможет разобраться с проблемой? Что может влиять на тактовую?

Я понимаю, что все зависит от добавленной логики. Но в симуляторе отдельно все работает. Вместе вот не получается пока!

[ig_d]

Делитель на Enable... я тоже не понял что это.

Я не писал на enable, а за счет enable. Подаете на clk глобальный клок а на вход разрешения(enable) сформираваный импульс нужной частоты. Допустим если нужно разделить на 4 то на каждые 4 клока формируете один импульс на вход разрешения.

[Kenav]

Я не писал на enable, а за счет enable. Подаете на clk глобальный клок а на вход разрешения(enable) сформираваный импульс нужной частоты. Допустим если нужно разделить на 4 то на каждые 4 клока формируете один импульс на вход разрешения.

Только логика формирования импульсов зависит от глобального клока. Тактовую то все равно берем и от нее пляшем.

[RHnd]

Только логика формирования импульсов зависит от глобального клока. Тактовую то все равно берем и от нее пляшем.

Если я правильно понял, о чем речь, то:
Это счетчик:

Код

reg [1:0] Counter;
wire Counter_Output;
always @(posedge clk) begin
    Counter=Counter+2'b01;
    if (Counter==2'b11)
        Counter_Output=1'b1;
    else
        Counter_Output=1'b1;        
end

Далее два варианта:
Вариант 1

Код

always @(posedge Counter_Output) begin
    //Do something
end

Вариант 2

Код

always @(posedge clk) begin
    if (Counter_Output) begin
        //Do something
    end
end

Вариант 1 использует выход счетчика как клок - плохо. Вариант 2 использует общий глобальный клок, а выход счетчика как сигнал разрешения Enable - хорошо.