Цитата(Lonesome Wolf @ Nov 14 2007, 13:14)

Это значение пересчитывается в jitteryна выходе VCO!!! Т.е при определенном фиксированном соотношении фаз на входе PHD, прежде всего. Я не вижу физических причин, по которым значение jitter микросхемы фазового детектора может быть сделано меньше существенно, чем для аналогичных по быстродействию логических схем, или компараторов. Особенно при работе на низкочастотном синусоидальном сигнале.
да почему обязательно на выходе VCO, я так думаю что спектр шума PFD меряли вобще без петли, просто взяли первую гармонику с его выхода да и сравнили фазу этого сигнала с фазой сигнала на его входах и получили этот спектр, теперь нам только остается пересчитать его в jitter по известным формулам и получим те самые 0.1 пс, это лично мое мнение
а физических причин почему у этого PFD jitter меньше может быть несколько
воперых hbt технология более малошумящая, а вовторых использовали правильные схемные решения
скажем тот же преобразователь синуса в импульсы можно сделать обычный а можно малошумящий просто минимизировать в нем нелинейные эффекты, которые порождают jitter и т. д.
вобще решил я делать две схемы одну на PFD и другую а-ля искл. или и если дело дойдет до измерений jitterа

сообщу чего всеж получилось.