реклама на сайте
подробности

 
 
> Размещение компонентов, друг под другом на разных слоях
Algol
сообщение Nov 28 2007, 11:42
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 140
Регистрация: 7-04-05
Из: Россия, Владимир
Пользователь №: 3 941



Добрый день!
При размещении на нижнем слое платы выводного компонента (DD1), например dip-40, а на верхнем слое как бы внутри DD1 smd-компонента (к примеру резистора) начинает ругаться DRC. Пожалуйста, подскажите какое правило написать, чтобы решить данную проблему.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Algol
сообщение Nov 29 2007, 06:59
Сообщение #2


Частый гость
**

Группа: Свой
Сообщений: 140
Регистрация: 7-04-05
Из: Россия, Владимир
Пользователь №: 3 941



Значит Violations пишет Component clearence constraint between component on toplayer and component on bottomlayer. В общем то, Владимир прав, никаких дополнительных правил я не писал. Только в по умолчанию созданном Clearence указал необходимое расстояние между объектами.
Да, по поводу создания компонентов, скорее всего ошибка где то там. DIP корпус я брал из библиотеки альтиума - 40 пинов в мультилэере + нарисован корпус в топоверлее. А резистор - два пина в топлэере + корпус в топоверлее. Смущает то что корпуса нарисованы в одинаковых слоях, но если дип размещать в боттоме, то и корпус у него не прорисовывается в топе..в общем то логично вроде.


P.S.
Проблема решилась написанием еще одного правила в Rules->Placement -> Component Clearence. Добавил правило в котором в качестве Check Mode в поле Constraints задал MultiLayer Check.
Go to the top of the page
 
+Quote Post
Владимир
сообщение Nov 29 2007, 10:05
Сообщение #3


Гуру
******

Группа: Модераторы
Сообщений: 11 653
Регистрация: 25-03-05
Из: Минск
Пользователь №: 3 671



Цитата(Algol @ Nov 29 2007, 08:59) *
Значит Violations пишет Component clearence constraint between component on toplayer and component on bottomlayer. В общем то, Владимир прав, никаких дополнительных правил я не писал. Только в по умолчанию созданном Clearence указал необходимое расстояние между объектами.
Да, по поводу создания компонентов, скорее всего ошибка где то там. DIP корпус я брал из библиотеки альтиума - 40 пинов в мультилэере + нарисован корпус в топоверлее. А резистор - два пина в топлэере + корпус в топоверлее. Смущает то что корпуса нарисованы в одинаковых слоях, но если дип размещать в боттоме, то и корпус у него не прорисовывается в топе..в общем то логично вроде.
P.S.
Проблема решилась написанием еще одного правила в Rules->Placement -> Component Clearence. Добавил правило в котором в качестве Check Mode в поле Constraints задал MultiLayer Check.

Посмотрите, Скорее всего вид корпуса прорисован в одном из механических слоев. А последний не имеет соответствующей пары, при перемещении компонента на них платы.
Получается компонет снизу, а изображение сверху.

Следует просто назначить соответствующую пару слоев
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 09:49
Рейтинг@Mail.ru


Страница сгенерированна за 0.01378 секунд с 7
ELECTRONIX ©2004-2016