начал работать в I/O Designer, никак не пойму какая от него польза Опции

[B-52]

Народ, кто уже работает в I/O Designer?
Объясните пожалуйста как в нем на основе .ucf - файла получить законченный элемент схемы, в котором бы уже отражались свойства swap group пинов.
Например, у меня пока только получилось создать элементы для design capture и на их основе сделать новый part number. Но какой от этого толк, если все равно потом опять приходится задавать swap-группы в library manager?
Объясните плз.

[B-52]

Итак, последовательность моих действий при создании символов FPGA для проекта (схемы):

1. Создаю новую базу данных в I/O Designer
2. Загружаю ucf-файл
3. Создаю набор pcb-символов в I/O Designer
4. Генерирую все символы в указанный каталог проекта
После этого в DC->Project->Settings почему-то сбрасывается путь к центральной библиотеке. Восстанавливаю.
5. Разворачивается окно Symbol Editor со списком экспортированных символов
6. Импортирую символы в Central Library из *.slb и корректирую их.
7. Импортирую *.hkp в PartsDB Editor и создаю на базе него Part.
8. Заношу элемент в схему для дальнейших манипуляций.

Что неправильно?

[fill]

Итак, последовательность моих действий при создании символов  FPGA для проекта (схемы):

1. Создаю новую базу данных в I/O Designer
2. Загружаю ucf-файл
3. Создаю набор pcb-символов в I/O Designer
4. Генерирую все символы в указанный каталог проекта
После этого в DC->Project->Settings почему-то сбрасывается путь к центральной библиотеке. Восстанавливаю.
5. Разворачивается окно Symbol Editor со списком экспортированных символов
6. Импортирую символы в Central Library из *.slb и корректирую их.
7. Импортирую *.hkp в PartsDB Editor и создаю на базе него Part.
8. Заношу элемент в схему для дальнейших манипуляций.

Что неправильно?

Извините за задержку с ответом - сильно занят.
Проблема скорее всего что не сделали символ блока. Его не обязательно использовать в проекте схемы для платы, если не хотите использовать иерархическое построение, но он должен быть в базе данных. Я проверил при наличии символа блока все проходит и туда и обратно.
Да и еще сразу - если в I/O Designer хотите видеть "резинки" (связи с другими компонентами с платы) подключите не *.prj, а *.lyt (в строке Layout)