A насколько можно верить Гиперлинксу?, и как оно с такими сигналами может работать? Опции

[AlexN]

Вот удалось наконец посимулировать в гиперлинксе отладочную плату от Cirrus EDB9315A.
Интересно было понять, насколько там "правильная" разводка с тем, чтобы добиться сигналов на своей плате не хуже.
Вот посимулировал, и подумалось, что развести хуже - довольно трудно.
Скажу сразу - плата работаети без сбоев.
на плате даже сделаны попытки какого-то выравнивания длин, но почему-то до разъема шины адреса-данных. При этом длина сигнальных трасс адресов-данных до собственно микросхем - не выровнена.
Итак:
проект PCB взят с сайта цирруса
процессор EP9315 200МГц
SDRAM 2 чипа Samsung 128 Mbit
Flash Intel 28F128
ibis модельки - от производителей.

Если адресный сигнал более-менее,
данные (для примера D18) - от проца на память - терпимо, а вот от памяти к процу - полная кака, причем на входе проца в середине импульса провал ниже 2В...
как оно может работать?

Эскизы прикрепленных изображений

 

[avesat]

... Процессор 200МГц совершенно не означает, что на шине тоже будет 200МГц...

Правильно, по этому симулировали на 100Mhz

...
проект PCB взят с сайта цирруса
процессор EP9315 200МГц
SDRAM 2 чипа Samsung 128 Mbit
Flash Intel 28F128
ibis модельки - от производителей.
...

А Stackup платы там тоже был? К сожалению, нет времени искать этот проект.

А по поводу HL, тема вроде была похожая, доверять стоит.

[AlexN]

Правильно, по этому симулировали на 100Mhz
А Stackup платы там тоже был? К сожалению, нет времени искать этот проект.

А по поводу HL, тема вроде была похожая, доверять стоит.

плата 8 слоев, переконвертировал из pads в expedition, похоже, что конвертируется не все корректно, поэтому стек платы, который я наблюдаю в expedition "кривой", зато там был чертежик, по которрому промеж слоев препрег 4 mil при общей толщине в 62 mil, то есть где-то опять ошибка в чертеже.
Я поставил препрег и 0.1мм (4 mil) и 0.2мм (8 mil)? но это ничего практически не меняет. Сколько там в реальном падсовом проекте - не знаю...
Кроме того, криво транслируются классы цепей - почти ВСЕ цепи упали в одну группу, с требованием выравнивания по длине внутри группы с точностью 150 mil (!).

пробовал разные модельки sdram - от микрона и самсунга - все звенят одинаково. Посмотрел в модельке скорость нарастания/спада порядка 12V/ns - может в этом собака порылась - не хватает гиперлинксу разрешающей способности..
Потом порылся в библиотеках гиперлинкса ..hyperlynx\extended_ibis\memory\ и нашел для микрона модельку от ментора mt48lc8m16a2tg-75it.ibs - так там
dV/dt_r 1.692/976.9p
dV/dt_f 1.692/445.9p
что гораздо ниже чем у самсунга/микрона
dV/dt_r 1.742V/136.000ps
dV/dt_f 1.769V/164.000ps

так что вопрос применимости моделек открыт...
а кто какие пользует для SDRAM ?

кому интересно - вот исходный падсовый PCB проект

Эскизы прикрепленных изображений

 

Прикрепленные файлы

 EDB9315A_REV_C__Pads.zip ( 494.87 килобайт ) Кол-во скачиваний: 76