начал работать в I/O Designer, никак не пойму какая от него польза Опции

[B-52]

Народ, кто уже работает в I/O Designer?
Объясните пожалуйста как в нем на основе .ucf - файла получить законченный элемент схемы, в котором бы уже отражались свойства swap group пинов.
Например, у меня пока только получилось создать элементы для design capture и на их основе сделать новый part number. Но какой от этого толк, если все равно потом опять приходится задавать swap-группы в library manager?
Объясните плз.

[B-52]

Итак, последовательность моих действий при создании символов FPGA для проекта (схемы):

1. Создаю новую базу данных в I/O Designer
2. Загружаю ucf-файл
3. Создаю набор pcb-символов в I/O Designer
4. Генерирую все символы в указанный каталог проекта
После этого в DC->Project->Settings почему-то сбрасывается путь к центральной библиотеке. Восстанавливаю.
5. Разворачивается окно Symbol Editor со списком экспортированных символов
6. Импортирую символы в Central Library из *.slb и корректирую их.
7. Импортирую *.hkp в PartsDB Editor и создаю на базе него Part.
8. Заношу элемент в схему для дальнейших манипуляций.

Что неправильно?

[fill]

Итак, последовательность моих действий при создании символов  FPGA для проекта (схемы):

1. Создаю новую базу данных в I/O Designer
2. Загружаю ucf-файл
3. Создаю набор pcb-символов в I/O Designer
4. Генерирую все символы в указанный каталог проекта
После этого в DC->Project->Settings почему-то сбрасывается путь к центральной библиотеке. Восстанавливаю.
5. Разворачивается окно Symbol Editor со списком экспортированных символов
6. Импортирую символы в Central Library из *.slb и корректирую их.
7. Импортирую *.hkp в PartsDB Editor и создаю на базе него Part.
8. Заношу элемент в схему для дальнейших манипуляций.

Что неправильно?

Извините за задержку с ответом - сильно занят.
Проблема скорее всего что не сделали символ блока. Его не обязательно использовать в проекте схемы для платы, если не хотите использовать иерархическое построение, но он должен быть в базе данных. Я проверил при наличии символа блока все проходит и туда и обратно.
Да и еще сразу - если в I/O Designer хотите видеть "резинки" (связи с другими компонентами с платы) подключите не *.prj, а *.lyt (в строке Layout)

[B-52]

Проблема скорее всего что не сделали символ блока. Его не обязательно использовать в проекте схемы для платы, если не хотите использовать иерархическое построение, но он должен быть в базе данных. Я проверил при наличии символа блока все проходит и туда и обратно.

fill, Вы имеете ввиду, что для каждого символа PCB в IOD нужно создать символ Functional?

[fill]

Проблема скорее всего что не сделали символ блока. Его не обязательно использовать в проекте схемы для платы, если не хотите использовать иерархическое построение, но он должен быть в базе данных. Я проверил при наличии символа блока все проходит и туда и обратно.

fill, Вы имеете ввиду, что для каждого символа PCB в IOD нужно создать символ Functional?

Функциональный символ, это символ на котором например шину можно представить одним пином (т.е вместо 64 пинов имеем один на 64 разряда). Он используется для иерархического проектирования. Имена пинов на нем = имена сигналов. Например:
- разбили ПЛИС на 5 банков (символов)
- сделали один функциональный символ (для все ПЛИС)
- после генерации Схемы и символов, получим:
--- функциональный символ (блок - вся ПЛИС)
--- набор из 5 символов (части ПЛИС)
--- схема на которой расположены 5 символов (части ПЛИС) с цепями названными как сигналы, при этом схема синхронизирована по иерархии с функциональным символом.
Таким образом если например разместить на схеме проекта платы функциональный символ это все равно что разместить все 5 отдельных символов частей ПЛИС, т.к если сделать PUSH в функциональный символ, откроется сгенеренная схема на которой расположены 5 символов (части ПЛИС).