PCAD 2006: пара вопросов начинающего Опции

[brumal]

Приветствую!
Есть пара вопросов из области "а как сделать?".
Я правильно понимаю, что когда в Schematic'е я черчу схему, то блокировочные конденсаторы я просто включаю параллельно и одну из сторон получившейся батареии я подключаю к сети (net) GND, а другую к нужному мне VCC?
Если да, то как их потом размещать в PCB?
Вот, есть, например, FPGA в корпусе TQFP144. Я размещаю эти конденсаторы под микросхемой, на противоположной стороне. Там-же размещаю "Copper Pour" который тоже подключаю к сети GND(а правильно ли это??). Но от конденсаторов линии связи почему-то расходятся очень непредсказуемо и к нескольким выводам FPGA. Если я вручную трасирую от ноги конденсатора(той, которая должна идти к VCC) до ноги питания FPGA(да, я начинаю трасировать в слое Bottom, жму Shift-L, появляется переходное отверстие и от него я уже веду проводник в слое Top), то линия связи все равно так и остается. Т.е. PCAD не считает это верным соединением?

Прикладываю пачку картинок, что-бы проиллюстрировать мои непонятные вопросы

Эскизы прикрепленных изображений

 

[SERoz]

Значит следующее:
1. Обе заливки принадлежали к цепи GND - надо тщательнее...
2. После удаления ВСЕХ лишних (несоединенных напрямую с цепью) исчезнут и линии связи к ним....
3. Сам конденсор сделан правильно - но буква "А" лишняя (если она нужна то надо перенести на другой слой - ну что бы не мельтешила); полигон в кепауте - это лишнее и можно вообще без кепа просто сделать отступ от заливки немного побольше; не лишне было бы, кроме площадок, сделать и графику корпуса...
4. Позволил себе немного подправить платку (ХХХ) и либру...
5. Остались только мелкие вылизывания - линии связи, куски полигона....
6. А цепи питания к ИС можно вести от соответствующего полигона (заливки), а не вокруг ИС
7. Присовокупил свою библу с СМД, мелкие конденсоры мои, но большинство компонентов тянутые (для коллекции - за качество не отвечаю)...
 blocking_capacitors.rar ( 159.22 килобайт ) Кол-во скачиваний: 171

По мелочи вроде всё...
---
Да кстати (в смысле РS) - библиотеку можно было и не обязательно, РСВ содержит всю необходимую информацию и при необходимости её можно вынуть и сделать библу проекта.....
Делается это так: файл (схема, плата) пишется в ASCII формате, далее в библиотекаре Library>Tranlate... в источнике (*.*) выбрать этот файл, ну и указать имя выходной библиотеки, и главное правильно указать формат источника - ASCII...
------
Удачи...

Сообщение отредактировал SERoz - Jan 8 2008, 20:55

[brumal]

Значит следующее:
1. Обе заливки принадлежали к цепи GND - надо тщательнее...

Делалось специально.. Следуя рекомендациям по разводке таких плат. Хотя может быть я что-то не правильно понял..

2. После удаления ВСЕХ лишних (несоединенных напрямую с цепью) исчезнут и линии связи к ним....

Да, примерно так и происходит..

3. Сам конденсор сделан правильно - но буква "А" лишняя (если она нужна то надо перенести на другой слой - ну что бы не мельтешила); полигон в кепауте - это лишнее и можно вообще без кепа просто сделать отступ от заливки немного побольше; не лишне было бы, кроме площадок, сделать и графику корпуса...

Я сходу отключаю слои Silk и Mask, поэтому ничего не мельтешит..
Т.к. плата будет делаться чисто для себя(ох, чувствую при заказе намучаюсь из-за того, что чего-то в проекте будет не хватать...) не нужна не шелкография, ни паяльная маска, а сборочный чертеж(вы же для этого рекомендовали корпус поставить?) в голове

4. Позволил себе немного подправить платку (ХХХ) и либру...
7. Присовокупил свою библу с СМД, мелкие конденсоры мои, но большинство компонентов тянутые (для коллекции - за качество не отвечаю)...

Спасибо..

6. А цепи питания к ИС можно вести от соответствующего полигона (заливки), а не вокруг ИС
По мелочи вроде всё...

У меня будет несколько питаний(3) из них два будут использоваться только для FPGA. Так что имхо легче их закрутить во втором слое вокруг корпуса.

---
Да кстати (в смысле РS) - библиотеку можно было и не обязательно, РСВ содержит всю необходимую информацию и при необходимости её можно вынуть и сделать библу проекта.....
Делается это так: файл (схема, плата) пишется в ASCII формате, далее в библиотекаре Library>Tranlate... в источнике (*.*) выбрать этот файл, ну и указать имя выходной библиотеки, и главное правильно указать формат источника - ASCII...
------
Удачи...

Таких тонкостей не знал, спасибо.