P-CAD выдает ошибку, Error 1.... Опции

[Neznayka]

Доброе время суток,уважаемые форумщики!
Столкнулись мы с такой проблемой в P-CAD (2002):
есть внутренний слой, типа Plane. Назван он PWR, на нем с помощью команды Place\Plane по всему периметру платы завели плэйн связи 3.3V. И на этом же слое сделали еще два плэйна (один из них CPU_OVDD), островками с помощью команды Place\Plane. Каждому из этих островков назначена своя связь. При проверке DRC\Plane Violations появляются ошибки типа: Error 1 -- Net CPU_OVDD shorted to Net 3V3 due to a Via hole:
* Via at (137.375,108.875) mm [PWR layer].
Что это такое и как с этим бороться? Подскажите пожалуйста.

[bigor]

с помощью команды Place\Plane по всему периметру платы завели плэйн связи 3.3V.

Не нужно так делать. Достаточно при формировании плэйнового слоя подключить его (слой) к Вашей цепи 3.3V и все - система понимает что тут лежит медь подключенная к указаной цепи.

Ошибка, которую вы описываете - это не глюк программы. У Вас вероятно ПО стоит в сегменте, который образован заокруглением вершины плєйна. В таких местах PCAD неверно чего-то считает. Получается ошибка. Если убрать ПО из сегмента, или убрать заокругление - ошибка исчезнет. В более поздних версиях PCADов такие "глюки" не проявляются. Или я их не делаю .

Сообщение отредактировал bigor - Jan 25 2008, 16:02

[Neznayka]

Спасибо за совет. Учту на будущее.