Как правильно сделать слепые отверстия в PCAD2006 Опции

[lim]

Развели мне 6-ти слойную плату.
В ней куча слепых отверстий:
TOP - GND, TOP - PWR, TOP - INT.

Есть также и сквозные отверстия TOP - BOT с удалёнными на внутренних слоях площадками.

Сначала была проблема - в полигонах ( copper pour ) на внутренних слоях не показывались "дырки"
от слепых отверстий ( естественно там, где они должны были бы быть ).

Посмотрел я как сделала дама, которая разводила мне плату данные отверстия:

VIA Style - COMPLEX

Width = 0;
Height = 0;

К сожалению, простановка Shape = No Connect
результата не дала, т.к. в PCAD написано, что это применимо только для Plane, а у меня везде
Copper pour.
Вообщем я сделал так:

Width = диаметру отв;
Height = диаметру отв;

И поставил галочку в Prohibit copper pour connections.
Всё стало показываться нормально и исчезли ошибки DRC по полигонам.

Единственное, что меня смущает - в GERBER файлах будут засветки на местах данных отверстий,
равные диаметру металлизированного отверстия.

Я понимаю, что эта проблема не нова, поэтому подскажите пожалуйста, если что не так сделал,
то как правильно это сделать.

С Уважением,
Игорь

[bigor]

Здравствуйте тезка.
Интересно было читать Ваш пост - сплошные догодки и домыслы.
Итак сначала вопросы и предложения. После будут и ответы.
Из сообщения:

В ней куча слепых отверстий:
TOP - GND, TOP - PWR, TOP - INT.

интуитивно я догадываюсь что слой GND - вторй сверху после ТОРа, PWR - третий, INT - четвертый.
Я правильно догадался или чего либо перепутал? Понимание чредования слоев поможет мне дать Вам совет.
Далее. Если "VIA Style - COMPLEX" то кроме

Width = 0;
Height = 0;

там должно быть еще куча параметров. Ведь комплексный стиль описывает ПО на всех слоях, которые используются в проекте, а не только размер площадки в неизвестно каком слое, неизвестно какого диаметра, неизвестно какой формы.
Далее.

Сначала была проблема - в полигонах ( copper pour ) на внутренних слоях не показывались "дырки"
от слепых отверстий ( естественно там, где они должны были бы быть ).

А почему, питание делалось куперпурами а не плейнами? ведь плейны намного удобнее и проще в разработке. Кроме того они ведь и заточены под технологию изготовления внутренних слоев.

Единственное, что меня смущает - в GERBER файлах будут засветки на местах данных отверстий,
равные диаметру металлизированного отверстия.

Вы же побъёте питающие полигоны дырками там где их не должно быть. Какой тогда смыст в микровиа - ставте сквозные и не мучайтесь.

Теперь совет.
В опциях ПО (это когда нажимаете Options -> Via Style) есть кнопочка Modifi Hole Range. Вот ее и жмите.
Получите список типов ПО и для каждого из них картинку, которая покажет что с чем это ПО соединяет.
Для ПО которое между ТОРот и первым внутренним слоем выберете в параметрах Hole Range Layers: ТОР и (какой там у Вас второй слой?)... Аналогично для микровиа, которое с ТОРа на второй внутрений: ТОР, GND, PWR (если я правильно понял структуру слоев). Ну и т.д.
Возможно, когда Вы нажмете на кнопочку Ok, проблема исчезнет
Желаю успехов. Творческих в первую очередь.
Учитесь правильно задавать вопросы и будет Вам счастье.

Сообщение отредактировал bigor - Jan 25 2008, 15:44

[lim]

Спасибо за развёрнутый ответ.
Насчёт сплошных догадок - я согласен.
Может быть сжато описал.

Теперь по порядку .
Вы правильно догадались. Структура слоёв такова:
TOP, GND, PWR1, INT, PWR2, BOTTOM
Слепые отверстия таковы:
TOP-GND, TOP-PWR1, TOP-INT.

Может быть я ошибаюсь насчёт plane, но судя по определению это сплошная область металлизации,
т.е. залита плоскость целого внутреннего слоя. У меня mixed signal system, питающих напряжений
только для FPGA штук 6, не говоря уже про питания для ADC, DAC, CLOCK и т.д. поэтому plane тут никак не приемлемы. Кроме того, исходя из рекомендаций фирм для правильного проектирования,
полигоны аналоговой и цифровой земли, аналогично и полигоны питающих напряжении не должны перекрываться. Иначе будет емкостная связь, перекрёстные наводки и т.д.
Насчёт Modify Hole Range - я про него знаю. Там всё сделано так как надо и показывается, как Вы и предполагали. А слепые VIA нужны для того, чтобы выйти из под FPGA. Сигналов море.
К сожалению только сейчас мне попалась статьи-рекомендации, типа шаблона, как осуществлять выход из под FPGA. Я бы тогда даме, которая делала разводку - это подсказал.
Вообщем плата уже заказана.

[PCBtech]

Вы правильно догадались. Структура слоёв такова:
TOP, GND, PWR1, INT, PWR2, BOTTOM
Слепые отверстия таковы:
TOP-GND, TOP-PWR1, TOP-INT.

Вообще лучше так не делать. Три типа глухих отверстий, и все со слоя Top - нехорошо.
Вы не читали вот эту статью?
http://www.pcbtech.ru/doc/docs/pcbtech_blind_buried.pdf

С уважением,
Александр Акулин