PC configuration for Virtex-5 development Опции

[andrew_b]

Не уверен, что вопрос для этого раздела...

Делается дизайн на базе Virtex-5 XC5VLX330, XC5VLX330T.

Для этого покупается комп. Нужно определиться с конфигурацией. Может кто-то порекомендовать конкретную модель MB (желательно, на основе личного опыта), не очень трудно доставабельную, отностительно беспроблемную и способную поддерживать 16Г памяти (судя по http://www.xilinx.com/ise/products/memory.htm#v5lx, пиковое потребление около 10Г). Купить MB, способную нести на себе 8Г не проблема, но 8Г мало.

[DmitryR]

Во-первых, 10 гигов - это пик, на 8 гигах будет идти нормально с учетом наличия виртуальной памяти.

Но во-вторых: у вас что, весь этот проект будет один человек делать? Думаю, нет. Так вот, купите каждому инженеру по 4 гига памяти, и пусть делает свой кусок по Modular Flow, а потом просто соберете. В любом случае, пересинтезировать под эти чипы проект целиком, даже с учетом SmartGuide/Partition - тяжело будет на любой машине. А можно поставить один сервак на четырехядерном проце, и все пусть терминалами бездисковыми туда ходят, но это уже детали, главное - проект надо декомпозировать.

[andrew_b]

Во-первых, 10 гигов - это пик, на 8 гигах будет идти нормально с учетом наличия виртуальной памяти.

Поскольку проект состоит из нескольких FPGA, есть идея попробовать запускать разводку двух микросхем одновременно.

Но во-вторых: у вас что, весь этот проект будет один человек делать? Думаю, нет. Так вот, купите каждому инженеру по 4 гига памяти, и пусть делает свой кусок по Modular Flow, а потом просто соберете. В любом случае, пересинтезировать под эти чипы проект целиком, даже с учетом SmartGuide/Partition - тяжело будет на любой машине. А можно поставить один сервак на четырехядерном проце, и все пусть терминалами бездисковыми туда ходят, но это уже детали, главное - проект надо декомпозировать.

Это понятно.

Спасибо.

[DmitryR]

Поскольку проект состоит из нескольких FPGA, есть идея попробовать запускать разводку двух микросхем одновременно.

Тогда оптимально, чтобы каждый инженер делал кусок одной FPGA и кусок другой. Один синтезится - над другим думает. Хотя если нормально декомпозировать проект (на куски разумного размера) - двуядерник разведет два одновременно. Ну можно по 8 Гб поставить под такое дело, просто 16 Гб в одной машине - это только Xeon с FBDIMM, а это уже неразумно стоит. Сборка же проекта по Modular Flow - операция не слишком ресурсоемкая.