Регулировка драйвера 24р АЦП Опции

[SALOME]

Вот реальная схема драйвера АЦП AD7760. Питание - однополярное 5В.
Если замкнуть оба входа на GND, то какие напряжения будут на выходах относительно GND?
Заранее спасибо.

[DS]

Ну вот руки дошли. Диаграммы D12 относительно CS и CS относительно DRDY.

Кстати, коэффициент 1.25 учитывается дважды, поэтому, если вы руками в регистрах ничего не меняли, руководствуйтесь картинкой 51.

Эскизы прикрепленных изображений

 

[SALOME]

Ну вот руки дошли. Диаграммы D12 относительно CS и CS относительно DRDY.

Хорошие картинки. У меня примерно также, однако заметно дрожание фазы. А D12 - это бит шины данных?

При расчете не забудьте про программные настройки. Например, по умолчанию у него записан Ку=1,25

Кстати, а как вносятся програмные изменения смещения и Ку? Численно, путем коррекции результата преобразования или непосредственно в схеме драйвера?. Т.е. эти изменения можно увидеть на схеме драйвера?

[DS]

Хорошие картинки. У меня примерно также, однако заметно дрожание фазы. А D12 - это бит шины данных?
Кстати, а как вносятся програмные изменения смещения и Ку? Численно, путем коррекции результата преобразования или непосредственно в схеме драйвера?. Т.е. эти изменения можно увидеть на схеме драйвера?

Да, это шина данных. Если картинки такие же, и нет "проскоков" - DRDY есть, а CS нет, ищите в софте ошибки. Дрожание фазы у Вас, возможно, потому, что процессор и АЦП тактируются от разных генераторов. Для точной схемы это не есть хорошо, могут быть (в принципе) биения между генераторами, попадающие в полосу АЦП.

Есть Gain и Offset регистры, которые как раз за это и отвечают. По умолчанию коэффициент усиления 1.25, а буферный усилитель рассчитан так, чтобы при размахе входных сигналов в +-2.5 Вольта на выходе получался полный диапазон.
Кстати, а почему Вы используете режим 4-4-0 ? Правильней было бы использовать 4-2-2, поскольку "вытягивание" разрядов, похоже и происходит в 3 фильтре. Первые два отвечают за децимацию и, судя по всему, достаточно короткие. Если Вы не обрабатываете потом у себя своим фильтром, лучше пользоваться родным.

[SALOME]

Кстати, а почему Вы используете режим 4-4-0 ? Правильней было бы использовать 4-2-2, поскольку "вытягивание" разрядов, похоже и происходит в 3 фильтре. Первые два отвечают за децимацию и, судя по всему, достаточно короткие. Если Вы не обрабатываете потом у себя своим фильтром, лучше пользоваться родным.

3-ий фильтр - фильтр пользователя. Я поняла так, что его надо расчитать и потом загрузить. А Вы считаете, что есть какик-то коэффициенты по умолчанию? Попробую...

[DS]

3-ий фильтр - фильтр пользователя. Я поняла так, что его надо расчитать и потом загрузить. А Вы считаете, что есть какик-то коэффициенты по умолчанию? Попробую...

Да, там после сброса загружен фильтр из таблицы 10, с характеристикой рис. 57

[SALOME]

Да, там после сброса загружен фильтр из таблицы 10, с характеристикой рис. 57

Попробовала включить фильтр3, однако ступеньки и выбросы не исчезли. Удлинился ( в соответствии с таблицей) переходной процесс на крутой фронт. Сейчас пытаюсь сделать ассемблерную вставку для считывания данных АЦП. А у Вас на ассемблере? Спасибо за помошь.

[DS]

Попробовала включить фильтр3, однако ступеньки и выбросы не исчезли. Удлинился ( в соответствии с таблицей) переходной процесс на крутой фронт. Сейчас пытаюсь сделать ассемблерную вставку для считывания данных АЦП. А у Вас на ассемблере? Спасибо за помошь.

Да, у меня весь цикл на ассемблере, только процессор не BF, так что тут нечем поделиться.

[SALOME]

Да, у меня весь цикл на ассемблере, только процессор не BF, так что тут нечем поделиться.

Спасибо было за прошлую помощь, но ход Вашей мысли правилен . Гляньте еще на одну картинку. Здесь ко входу подключен источник DC. В каждой выборке по 2000 отсчетов меняется величина напряжения: 0,5-1-2-3-4-5В. Почему "грязь" так по разному ведет себя на разных уровнях входного U? Ведь явно дело не в программе считывания, она все время одна и та же.

[DS]

Спасибо было за прошлую помощь, но ход Вашей мысли правилен . Гляньте еще на одну картинку. Здесь ко входу подключен источник DC. В каждой выборке по 2000 отсчетов меняется величина напряжения: 0,5-1-2-3-4-5В. Почему "грязь" так по разному ведет себя на разных уровнях входного U? Ведь явно дело не в программе считывания, она все время одна и та же.

Ну, если я правильно понимаю масштаб, то здесь и самый старший разряд болтается. Можно предположить, что стробирование сигнала из АЦП происходит, когда его выходы находятся в 3 состоянии. При этом влияют друг на друга соседние проводники. При 0 старшие разряды одинаковы, поэтому таких огромных бросков не происходит.

[SALOME]

Ну, если я правильно понимаю масштаб, то здесь и самый старший разряд болтается. Можно предположить, что стробирование сигнала из АЦП происходит, когда его выходы находятся в 3 состоянии. При этом влияют друг на друга соседние проводники. При 0 старшие разряды одинаковы, поэтому таких огромных бросков не происходит.

Вы со Станиславом скорее всего правы. У меня не стабильно считывание данных. Посмотрела еще раз Ваши замечательных осцилограммы. На левой, где данные относительно CS. Получается, что при чтении данные меняются (заканчиваются) еще до того, как CS снят? А на стр7 даташита они еще имеют место после снятия CS. Если верна Ваша картинка, то дело усложняется. При использовании шины EBIU неизвестен момент, когда BF считает данные.

[DS]

Вы со Станиславом скорее всего правы. У меня не стабильно считывание данных. Посмотрела еще раз Ваши замечательных осцилограммы. На левой, где данные относительно CS. Получается, что при чтении данные меняются (заканчиваются) еще до того, как CS снят? А на стр7 даташита они еще имеют место после снятия CS. Если верна Ваша картинка, то дело усложняется. При использовании шины EBIU неизвестен момент, когда BF считает данные.

Нет, они устанавливаются примерно посередине CS (там, где пересекаются фронты на шине данных). Сбои могут возникать, если процессор считает данные после начала CS, но до этого момента.

[SALOME]

Нет, они устанавливаются примерно посередине CS (там, где пересекаются фронты на шине данных). Сбои могут возникать, если процессор считает данные после начала CS, но до этого момента.

Я немного не об этом. Согласно даташиту время установки данных после прихода CS <(t4+t3)=44nc при Icklk=20MHz. На Вашей картинке ~ 30nc. И это радует . Теперь установившееся данные должны держаться до снятия CS и даже после 11ns. А у Вас они меняются примерно на 30nc раньше снятия CS.

[DS]

Я немного не об этом. Согласно даташиту время установки данных после прихода CS <(t4+t3)=44nc при Icklk=20MHz. На Вашей картинке ~ 30nc. И это радует . Теперь установившееся данные должны держаться до снятия CS и даже после 11ns. А у Вас они меняются примерно на 30nc раньше снятия CS.

Не понял, честно говоря. Когда выход переходит в третье состояние, на этих осциллограммах вообще не видно. Я могу низкоомным щупом потом посмотреть, но ясно, что это происходит после снятия CS. На первом CS выдаются старшие разряды, на втором - младшие и статус.