Вот реальная схема драйвера АЦП AD7760. Питание - однополярное 5В.
Если замкнуть оба входа на GND, то какие напряжения будут на выходах относительно GND?Нажмите для просмотра прикрепленного файла
Заранее спасибо.

Смотрите Fig.52 документации - 2.048 Вольта

На фиг одно, а на железке другое . А скока должно по расчетам без костылей от ADI? Извините, я убежала до завтра

Должна быть половина опорного напряжения. К пину 10 у Вас что подключено?

Если опора 4.096 и правильный резистор на 17 ноге (160 Ком), то 2 Вольта. Насколько я помню, так и есть на практике.
При этом полный входной размах A-B равен 10 Вольтам, а размер МЗР - 0.6 мкв. Если Вы заземляете точки A и B, то плясать надо от этого значения.


Теперь по поводу приведенной Вами выборки. Если выбросить явно сбойные значения 0,1 и подозрительное 255, то получается RMS 34 МЗР. Но у Вас явный перекос сигнала. При заземленных A и B должно болтаться около 0, а у Вас притянуто к верхней границе.


А хорошо живете - в 16 00 домой !

К пину 10 подключено Vref=4.096V. Половина должна быть, но ее нет. Есть около, но не точно.


Должно быть равно половине. Но ее нет. И это смещение очень заметно.
Входной сигнал "10 В" Вы не ошиблись? А что тогда будет на выходе? Вообще в даташите написано+-2,5В. Т.е. Vp-p=5V. Тогда на выходе будет +0,41...+3,685. Однако на железке другие величины. Хотелось бы знать расчетные формулы Ку и что надо регулировать, чтобы войти в рекомендуемый диапазон.
Как расчитать входное сопротивление при дифф подключении?А при однополярном? Вопросы вроде простые, однако сама структура драйвера не вполне обычна: у этого опера два выхода.
Перекос , который Вы заметили (уважаю ) и всегда в младшем байте. Вот он (ступеньки) на спаде экспоненты от RC цепи:
Нажмите для просмотра прикрепленного файла
Откуда он взялся и как с ним бороться - не понятно.
А живу я и вправду хорошо. Но не завидуйте - это за МКАДом. На Колыме...

Здесь для каждого входа допустим размах от - 2.5 до 2.5 т.е. 5 Вольт. Дальше смотрим на рис 51. Самое маленькое значение получается при А-В = -5В, самое большое при А-В=5 В, итого размах дифференциального сигнала 10 В.
Смещение скорее всего обусловлено разбросом резисторов. Очень похоже. Я не о том смещении писал, забыл, что данные в дополнительном коде, мне показалось, что у Вас пол-буфера не работает, ошибся. Так что со входным усилителем более-менее нормально.
Входное сопротивление каждого из двух входов 1 Ком.
Надо искать, что с младшим байтом. Не может прерывание в процессоре попадать на промежуток между чтениями иногда ? Тут единственно, чем могу поммочь - выложить диаграмму с моего АЦП. В начале недели как раз надо агрегат оживлять.

Это у Вас уже чсов девять было ? Тады ой.

Просто не могу понять , что происходит. У меня прерывания не используются и обмен идет через шину EBIU. Какие-то сбои исключить не могу, но осцилом не вижу их и просто нет закономерности . Они ведь не всегда есть. А картинки с КИТа, где обмен идет через PPI с использованием Альтеры - подобной полки вообще не содержат. Вот гляньте: вполне прилично
Нажмите для просмотра прикрепленного файла
вполне прилично. И шум меньше. Хотя плата одна и та же. Посмотрите у себя плз.
А расчетные формулы дадите?

Расчета чего ?

Ку и Rвх

Rвх=Rin, Кu=Rfb/Rin, если пользоваться обозначениями с рис. 50.

При расчете не забудьте про программные настройки. Например, по умолчанию у него записан Ку=1,25

Ну вот руки дошли. Диаграммы D12 относительно CS и CS относительно DRDY.

Кстати, коэффициент 1.25 учитывается дважды, поэтому, если вы руками в регистрах ничего не меняли, руководствуйтесь картинкой 51.

Это развёртка 20 и 40 пикосекунд на клетку? А что за Тектроникс у Вас?

Нет, конечно, наносекунд.

Хорошие картинки. У меня примерно также, однако заметно дрожание фазы. А D12 - это бит шины данных?


Кстати, а как вносятся програмные изменения смещения и Ку? Численно, путем коррекции результата преобразования или непосредственно в схеме драйвера?. Т.е. эти изменения можно увидеть на схеме драйвера?

Да, это шина данных. Если картинки такие же, и нет "проскоков" - DRDY есть, а CS нет, ищите в софте ошибки. Дрожание фазы у Вас, возможно, потому, что процессор и АЦП тактируются от разных генераторов. Для точной схемы это не есть хорошо, могут быть (в принципе) биения между генераторами, попадающие в полосу АЦП.

Есть Gain и Offset регистры, которые как раз за это и отвечают. По умолчанию коэффициент усиления 1.25, а буферный усилитель рассчитан так, чтобы при размахе входных сигналов в +-2.5 Вольта на выходе получался полный диапазон.
Кстати, а почему Вы используете режим 4-4-0 ? Правильней было бы использовать 4-2-2, поскольку "вытягивание" разрядов, похоже и происходит в 3 фильтре. Первые два отвечают за децимацию и, судя по всему, достаточно короткие. Если Вы не обрабатываете потом у себя своим фильтром, лучше пользоваться родным.

На схеме драйвера программные изменения offset и gain не видны.

3-ий фильтр - фильтр пользователя. Я поняла так, что его надо расчитать и потом загрузить. А Вы считаете, что есть какик-то коэффициенты по умолчанию? Попробую...

Да, там после сброса загружен фильтр из таблицы 10, с характеристикой рис. 57

Попробовала включить фильтр3, однако ступеньки и выбросы не исчезли. Удлинился ( в соответствии с таблицей) переходной процесс на крутой фронт. Сейчас пытаюсь сделать ассемблерную вставку для считывания данных АЦП. А у Вас на ассемблере? Спасибо за помошь.

Да, у меня весь цикл на ассемблере, только процессор не BF, так что тут нечем поделиться.

Спасибо было за прошлую помощь, но ход Вашей мысли правилен . Гляньте еще на одну картинку. Здесь ко входу подключен источник DC. В каждой выборке по 2000 отсчетов меняется величина напряжения: 0,5-1-2-3-4-5В. Почему "грязь" так по разному ведет себя на разных уровнях входного U? Ведь явно дело не в программе считывания, она все время одна и та же.
Нажмите для просмотра прикрепленного файла

А это не укладывается в заданную нелинейность АЦП? Попробуйте посчитать матожидание (среднее) для каждого из входных уровней, и определите отклонение от идеальной прямой. может, так и должно быть.

Ну, если я правильно понимаю масштаб, то здесь и самый старший разряд болтается. Можно предположить, что стробирование сигнала из АЦП происходит, когда его выходы находятся в 3 состоянии. При этом влияют друг на друга соседние проводники. При 0 старшие разряды одинаковы, поэтому таких огромных бросков не происходит.

Ей-богу, на Ваши мучения смотреть просто больно... Скупую мужскую слезу вышибает...
С очень большой степенью вероятности можно утверждать, что у Вас всё-таки сбой по данным, либо на этапе чтения АЦП, либо на этапе последующей обработки (ненужное вычеркнуть), на что уже обращалось внимание в созданной Вами же соседней ветке. Напишу и там...

Вы со Станиславом скорее всего правы. У меня не стабильно считывание данных. Посмотрела еще раз Ваши замечательных осцилограммы. На левой, где данные относительно CS. Получается, что при чтении данные меняются (заканчиваются) еще до того, как CS снят? А на стр7 даташита они еще имеют место после снятия CS. Если верна Ваша картинка, то дело усложняется. При использовании шины EBIU неизвестен момент, когда BF считает данные.

Нет, они устанавливаются примерно посередине CS (там, где пересекаются фронты на шине данных). Сбои могут возникать, если процессор считает данные после начала CS, но до этого момента.

Я немного не об этом. Согласно даташиту время установки данных после прихода CS <(t4+t3)=44nc при Icklk=20MHz. На Вашей картинке ~ 30nc. И это радует . Теперь установившееся данные должны держаться до снятия CS и даже после 11ns. А у Вас они меняются примерно на 30nc раньше снятия CS.

Не понял, честно говоря. Когда выход переходит в третье состояние, на этих осциллограммах вообще не видно. Я могу низкоомным щупом потом посмотреть, но ясно, что это происходит после снятия CS. На первом CS выдаются старшие разряды, на втором - младшие и статус.

У Вас применены шинные буферы ADG3308. Их свойство автоматически определять направление передачи может сыграть такую шутку. Посмотрите на их управление и питание.