Как поднять разрешающую способность АЦП, с 10-разрядов до 12..16 разрядов Опции

[GetSmart]

Меня интересует принципиальная возможность такой махинации. Точнее я знаю что это можно сделать и есть кое-какие соображения, но хотелось бы услышать мнения больших специалистов, чем я.

Самый банальный вариант - усреднение результата в скользящем буфере. Буфер из 8 элементов может увеличить разрешающую способность на 3 бита. Это в идеале конечно, и с некоторыми оговорками

Вообще, подразумевается что есть процессор с 10-битным быстродействующим АЦП. Требуется увеличить время преобразования (получения результата) с целью увеличения его точности.

Особо меня впечатлил принцип действия дельта-сигма АЦП ADS1216, у которого точность (разрядность) находится в очень интересной зависимости от количества измерений. При одинаковых настройках (Fmod/Fdata=500) и одном измерении точность = 14 разрядов. При двух таких же измерениях точность = 18 разрядов. При трёх = 20.

Прошу спецов высказать уже известные решения, а так же (гениальные ) идеи.

[rezident]

"Любой R-2R АЦП" совсем не обязательно SAR. Он может и параллельного типа быть. А параллельному АЦП схема выборки/хранения не требуется.

[Oldring]

"Любой R-2R АЦП" совсем не обязательно SAR. Он может и параллельного типа быть. А параллельному АЦП схема выборки/хранения не требуется.

Названия микросхем не подскажете? Любопытно взглянуть. R-2R по сути АЦП последовательного приближения, и если существуют паралелльные реализации - очень любопытно, как при этом гарантируют стабильность цифрового выхода во время считывания кода?

[rezident]

Названия микросхем не подскажете? Любопытно взглянуть. R-2R по сути АЦП последовательного приближения, и если существуют паралелльные реализации - очень любопытно, как при этом гарантируют стабильность цифрового выхода во время считывания кода?

С зарубежными АЦП параллельного преобразования я не работал. А из отечественных навскидку пожалуй только К1107ПВ1 и К1107ПВ2 назову. Стабильность показаний цифрового выхода в них естественно регистровой синхронизацией обеспечивается. Насколько я помню, там как минимум два параллельных регистра друг за другом включены. И данные, соответствующие текущему входному сигналу, на выходе только на второй или на третий тактовый импульс появляются.

[Oldring]

С зарубежными АЦП параллельного преобразования я не работал. А из отечественных навскидку пожалуй только К1107ПВ1 и К1107ПВ2 назову. Стабильность показаний цифрового выхода в них естественно регистровой синхронизацией обеспечивается. Насколько я помню, там как минимум два параллельных регистра друг за другом включены. И данные, соответствующие текущему входному сигналу, на выходе только на второй или на третий тактовый импульс появляются.

Залез в советский справочник.

К1107ПВ1. Никакой не R-2R. Цепочка резисторов. 63 компаратора, шифратор, регистр. При этом на структурной схеме вход клока почему-то проведен также и до цепочки компараторов.)

К1107ПВ1. Также написано, что это параллельный АЦП. По нарастающему фронту тактового импульса запоминается аналоговый сигнал с задержкой 10-15 нс. По спадающему - производится кодирование. По следующему нарастающему - производится запись в выходной регистр. Так написано в справочнике. Такой вот конвейер. Разумно предположить, что структура этого АЦП подобна К1107ПВ1, только больше компараторов, и запоминание уровня входного сигнала осуществляется в самих компараторах - это триггеры, сваливающиеся в одно из устойчивых состояний в заданное время.

Так что, никакие это не параллельные R-2R.

[Alex255]

Залез в советский справочник.

К1107ПВ1. Никакой не R-2R. Цепочка резисторов. 63 компаратора, шифратор, регистр. При этом на структурной схеме вход клока почему-то проведен также и до цепочки компараторов.)

К1107ПВ1. Также написано, что это параллельный АЦП. По нарастающему фронту тактового импульса запоминается аналоговый сигнал с задержкой 10-15 нс. По спадающему - производится кодирование. По следующему нарастающему - производится запись в выходной регистр. Так написано в справочнике. Такой вот конвейер. Разумно предположить, что структура этого АЦП подобна К1107ПВ1, только больше компараторов, и запоминание уровня входного сигнала осуществляется в самих компараторах - это триггеры, сваливающиеся в одно из устойчивых состояний в заданное время.

Так что, никакие это не параллельные R-2R.

Тоже с некоторым изумлением увидел это название.
К SAR АЦП это еще можно как то приделать, если там используется R-2R ЦАП (а не АЦП!), но все равно не очень удачно. К параллельному АЦП это никакого отношения не имеет. Скорее там 2^N*R АЦП

[alexander55]

Тоже с некоторым изумлением увидел это название.
К SAR АЦП это еще можно как то приделать, если там используется R-2R ЦАП (а не АЦП!), но все равно не очень удачно. К параллельному АЦП это никакого отношения не имеет. Скорее там 2^N*R АЦП

SAR в параллельном АЦП, конечно, нет. А есть только компараторы.
В задающей цепи можно использовать линейку одинаковых резисторов, но возникает некоторая проблема с одинаковостью выходного сопротивления задающей цепи для компараторов (хотя это при большом сопротивлении входа, не проблема). Любопытно взглянуть на схемотехнику параллельных АЦП.

[Alex255]

SAR в параллельном АЦП, конечно, нет. А есть только компараторы.
В задающей цепи можно использовать линейку одинаковых резисторов, но возникает некоторая проблема с одинаковостью выходного сопротивления задающей цепи для компараторов (хотя это при большом сопротивлении входа, не проблема). Любопытно взглянуть на схемотехнику параллельных АЦП.

Насколько помню, совесткие flash 8 разр. именно так и делались - цепочка 2^N резисторов, компараторы и дешифратор. Сопротивления там не слишком большие, если все заведомо меньше входного сопр. компаратора, то проблем нет

[alexander55]

...и дешифратор.

Точнее шифратор (дешифратор наоборот).