Делал я проект на отладочной плате, все работало. Но вот сегодня наконец-то появилось наше железо - начал с ним тыкаться, проверять. И сразу же споткнулся о pll.
Итак, на отладочной плате стоит EP2C20F484C7. На нашем железе EP2C35F484C7 - оба по ножкам совместимы. На отладочную плату подается clk 50MHZ на пин L1 - входной пин pll. На нашей на тот же пин подается 100MHZ. На отладочной pll работает - частота делится, locked взводится. На нашей - нет. При этом поданные 100MHZ внутри камня есть, ядро на них щелкает, напрямую на ножки они выводятся. А у pll на выходе ноль и locked тоже в нуле.
Есть, однако, ряд сильных отличий между платами.
1) На нашей плате питание подается не 1.2, а 1.5. Но ядро на этом вольтаже работает. Может глючить pll из-за этого?
2) На отладочной плате выход pll подается на dedicated pll output - pin U4. Оттуда он идет на клоковый вход динамики. На нашей плате выход pll подается на general pin R21. Пин же U4 то ли висит в воздухе, то ли на земле. Может это быть причиной сбоя?
2.5) Слегка не в тему, если я выход pll подаю на обычную ножку и с этой ножки тактирую SDRAM 50MHz, то ведь проблем в работе SDRAM возникнуть не должно?
На этом отличия между платами, вроде, заканчиваются. Я честно не знаю, из-за чего может глючить pll? Может оказаться, что кварц плохой и pll не может его захватить? Как это проверить?
PLL в циклон2, пришло железо, возникли вопросы
Feb 26 2008, 18:54
