Сделать выход с тремя состояниями (без high-z), чтоб переключалось весьма шустро Опции

[RodionGork]

Уважаемые товарищи!

Предлагаю поломать голову над еще одной загадкой. Которая у меня пока "красиво" не получается.

Схема (двойной гистерезис изобретаю) подключена к трем шинам питания: +15, 0 и -15. Она содержит входные аналоговые каскадики примитивные, логическую часть, примитивную и выходной примитивный же формирователь.

Ее логическая часть подключена минусом к -15 (а плюс там, значит, на уровне -10).

Так вот. На выходе логической части появляются два сигнала ТТЛ уровней. Эти сигналы должны бы каким-нибудь симпатичным образом переключить выход схемы в состояние +U, 0 или -U. Я поставил сначала операционник, включенный дифференциально, и подобрал резюки так чтоб было примерно U=10В. Можно было б и поближе к 15 сделать, это не очень важно.

Но вот беда - операционники мои нарастают со скоростью около 2В/мс и когда входная частота (синус) становится выше 1кГц, на осцилограмме X/Y график становится уже ощутимо кривоватым. Начальство так не хочет.

Поэтому заменяю операционники транзюками (типа КТ315 или буржуйскими). Но что-то прекрасности придумать не могу. Собственно формирование +U и -U обеспечить еще туда-сюда можно, но как быть с нулем - ума не приложу. Хочется, чтобы он и довольно точно был выдан (а не +0.7В, допустим), да еще чтоб он нормально мог и впускать и выпускать небольшие токи.

с почтеньем,
Родион

[Herz]

Ну, приведите таблицу истинности, что ли. И для чего здесь "входные аналоговые каскадики примитивные"?

[RodionGork]

Ну, приведите таблицу истинности, что ли. И для чего здесь "входные аналоговые каскадики примитивные"?

Входные каскадики для того, что входной сигнал аналоговый. Схема трехпозиционного реле с гистерезисом, повторюсь. Таблица истиности роли не играет - логику-то легко переделать как угодно. Например [1 0] включает +U, [0 0] включает 0 и [0 1] включает -U. Очевидно кучу других вариантов можно получить меняя провода или используя инверсные выходы триггеров. Это как раз не важно.

[Herz]

Входные каскадики для того, что входной сигнал аналоговый. Схема трехпозиционного реле с гистерезисом, повторюсь. Таблица истиности роли не играет - логику-то легко переделать как угодно. Например [1 0] включает +U, [0 0] включает 0 и [0 1] включает -U. Очевидно кучу других вариантов можно получить меняя провода или используя инверсные выходы триггеров. Это как раз не важно.

Второй раз читаю и второй раз ничего понять не могу. Если выход схемы зависит только от состояния на входах логики:

Так вот. На выходе логической части появляются два сигнала ТТЛ уровней. Эти сигналы должны бы каким-нибудь симпатичным образом переключить выход схемы в состояние +U, 0 или -U.

и выходные уровни фиксированы (+U, 0, -U), то что это за аналоговый входной сигнал? На что он влияет?

[RodionGork]

Второй раз читаю и второй раз ничего понять не могу. Если выход схемы зависит только от состояния на входах логики: и выходные уровни фиксированы (+U, 0, -U), то что это за аналоговый входной сигнал? На что он влияет?

Вот беда... Я наверное плохо объясняю... Или кто-то гистерезиса давно не видел... На входе четыре компаратора, сигналы с них поступают на логическую часть, логическая часть должна сформировать на выходе один из трех уровней... Что плохого?

Может, вам взять ИС пин-драйвера? И успокоиться решением каких-то странных задач? :-)

Так может вам удастся оборов препоны бытия подсказать наименование? Я буду благодарен...

[Herz]

Вот беда... Я наверное плохо объясняю... Или кто-то гистерезиса давно не видел... На входе четыре компаратора, сигналы с них поступают на логическую часть, логическая часть должна сформировать на выходе один из трех уровней... Что плохого?

Да ничего плохого... По крайней мере, в самой задаче. Но объясняете, по-моему, действительно... не очень. Какой-то секрет боитесь выдать ненароком, что ли? Про гистерезис понятно. Вот на входе 4 компаратора. Хорошо. А

На выходе логической части появляются два сигнала ТТЛ уровней.

Почему? Есть шифратор? Может, схемку приведёте для иллюстрации? Чтобы понять, откуда такие сдвиги уровней.

[RodionGork]

Да ничего плохого... По крайней мере, в самой задаче. Но объясняете, по-моему, действительно... не очень. Какой-то секрет боитесь выдать ненароком, что ли? Про гистерезис понятно. Вот на входе 4 компаратора. Хорошо. А Почему? Есть шифратор? Может, схемку приведёте для иллюстрации? Чтобы понять, откуда такие сдвиги уровней.

Гм... Это тонкий намек что я на параноика похож? ;-)))

Просто мой вопрос вообще очень маленький и простой - как три уровня сформировать по логическим сигналам... При чем тут, собственно, размышления об остальных частях схемы - мне понять трудно. Схему я не привел потому что мне файл EWB-шный не разрешили прикрепить... Хотя запринтскринить можно, наверное.



Вот здесь то, что после блока "logic", гениальная схема которого приведена внизу, хорошо бы заменить на что-то другое, транзисторное. Хотя, похоже, я скоро пойду искать более быстрые операционники просто...

Не, не нравится мне эта схема... У нее 0 логики на уровне 0 схемы. Не помню, почему я так сделал в воркбенче - по-моему компараторы там такие - но на самом деле это не так. 0 логики на уровне -15 в схеме. Потому что у меня компараторы такие. А питание логики на уровне -10 в схеме. Ну я уж говорил.

Сообщение отредактировал RodionGork - Mar 14 2008, 18:42

[Different]

Попробуйте поискать ответ тут: http://www.ternary.info/
Там где-то были транзисторные схемы с таким гистерезисом.
Очень близко к троичным логическим элементам.