Вопрос по ByteBlaster`у и Cyclone, возникли вопросы.. Опции

[Kuzmi4]

Здравствуйте.

По стечению обстоятельств , я всё таки доделал свою плату для озакомления с плисами (всмысле сделал ПП - выкладывал я её где то тут). Время её смонтировать и проверять матчасть.
Перечитал документацию, форумы - понатыкался на пару постов про то , что одни ПЛИСины заливаются BB_II и не заливаются BB_МV. Решил посмотреть разницу в схемотехнике этих чЮдо-устройств. Вроде одно и то же - везьде глобальная идея - буфер с порта , который запитуется с таргет-боарда + управляющий для вывода информации наружу - на ПЛИСину.
Однако есть места где я захожу в полный тупик - я собрал BB_МV - резюк с лапки 15 пина DB25 на Vcc - это как это понимать?
Далее - в описании на МV (dsbytemv.pdf) нашёл что мин уровень по вольтажу для этого чЮда ( в Operating Conditions ) - 3.3в - вот тут и возник вопрос - выходные уровни с BB_МV - 3.3вольтовые, а ядро плисины у меня на 1.5 ( + есть возможность посадить банки на 1.5 - ДШ не запрещает - итого вся плисина будет на 1.5 вольта) - как быть в этом случае, когда плисина сидит на 1.5 вольта, а с BB_МV на неё идут 3.3вольта? Так же интересует как быть с генератором - соберу я его по классической схеме с 2 инверетами и кварцем - там тоже уровень - 3.3 вольта - опять загвоздочка..
C BB_II - тоже не совсем понятно - там НС244 запитывается от таргета - а если там 1.5 вольта - в описании филипса на это семейство сказано что она может работаь до 2В - тоже неясно как тут быть ? + с генератором который 3.3вольтовый - тоже остаётся вопрос...

Может кто нибудь объяснить эти вопросы? Буду очень признателен.
Спасибо.

Схему моего BB_МV прицепил.

Эскизы прикрепленных изображений

 

[Kuzmi4]

Значит ситуация прояснилась - сегодня получил ответ с саппорта альтеры - в опсчем касательно вольтажа - говорят что при запитке ББ_МВ от 3.3 вольт можно соединять ББ и ПЛИС (схему прицепил, которую им отсылал) - в оригинале

It is fine that with the Vccint=1.5v, which is to power up the internal logics and input buffers solely and have no relationship with the JTAG pins’ power. Therefore, you may interface the BB MV toward the JTAG port of the FPGA without any problem.

Далее меня интересвовал вопрос с уровнем генератора - тобто если я запитаю его от 3.3 - не будет ли каки, когда Vccint=1.5v. В ответе написано, что ничего плохого не будет. В оригинале -

I guess you power up all the banks Vccio=3.3v. Therefore, you may interface the clock source of 3.3v to the clock input without the need of voltage divider.


В дополнение хочу сказть что вчера запустил макетку, подрубил ББ, наваял простенький прожект, в программере выставил ББ - и оно даже залило. Только почему то нельзя проводить верифай - не подскажет никто, почему так ??

Эскизы прикрепленных изображений