реклама на сайте
подробности

 
 
> DCM vs DCM_SP (Spartan-3 series), Spartan-3 vs Spartan-3E
makc
сообщение Apr 3 2008, 08:31
Сообщение #1


Гуру
******

Группа: Админы
Сообщений: 3 621
Регистрация: 18-10-04
Из: Москва
Пользователь №: 904



Имеется ISE 10.1 и QuestaSim 6.3f.
Начал делать проект для Spartan-3E. В них вместо простых DCM используются новые модули под названием DSM_SP, которые функционально аналогичны простым DCM.
При моделировании возникла проблема: при моделировании DCM_SP не выдает сигнал locked. Для проверки своих предположений я создал модуль с помощью Architecture Wizard, в котором инстанцируется DCM_SP. Промоделировал его и симптомы получил те же самые: locked отсутствует. sad.gif
Тут меня осенила мысль: "а что если в модуле, сделанном Architecture Wizard, заменить название компонента DCM_SP на DCM и промоделировать?". Сказано - сделано, заменил и промоделировал. При этом locked установился в правильное значение =1 (тестбенч при этом не изменялся). Поменял обратно - опять locked стоит в нуле.
В связи с этим вопрос: кто-нибудь сталкивался с подобной проблемой? Или это только я что-то делаю не так.

PS: Проверил тот же модуль для ISE 9.2i SP3 и QuestaSim 6.3f/6.3c. Все работает нормально. Вывод - проблема в ISE 10.1?


--------------------
BR, Makc
В недуге рождены, вскормлены тленом, подлежим распаду. (с) У.Фолкнер.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
makc
сообщение Apr 3 2008, 09:47
Сообщение #2


Гуру
******

Группа: Админы
Сообщений: 3 621
Регистрация: 18-10-04
Из: Москва
Пользователь №: 904



Да, похоже что проблема действительно в ISE 10.1, точнее в ее библиотеке unisim_VITAL.vhd.
В описании компонента DCM_SP обнаружились такие строчки в конце архитектуры:
-- LOCKED <= locked_out_out after 100 ps;
PSDONE <= psdone_out;
-- LOCKED_sig <= locked_out_out after 100 ps;
Видимо, кто-то добрый забыл нужную строчку раскоментировать. sad.gif
Для библиотеки Verilog'a такой проблемы быть не должно. Так присвоение есть.


--------------------
BR, Makc
В недуге рождены, вскормлены тленом, подлежим распаду. (с) У.Фолкнер.
Go to the top of the page
 
+Quote Post
Ender
сообщение Apr 3 2008, 17:16
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 88
Регистрация: 5-11-07
Пользователь №: 32 072



Цитата(makc @ Apr 3 2008, 13:47) *
Да, похоже что проблема действительно в ISE 10.1, точнее в ее библиотеке unisim_VITAL.vhd.
В описании компонента DCM_SP обнаружились такие строчки в конце архитектуры:
-- LOCKED <= locked_out_out after 100 ps;
PSDONE <= psdone_out;
-- LOCKED_sig <= locked_out_out after 100 ps;
Видимо, кто-то добрый забыл нужную строчку раскоментировать. sad.gif
Для библиотеки Verilog'a такой проблемы быть не должно. Так присвоение есть.


Остается только добавить, что столкнулся точно с такой же проблемой отсутствия locked) Матерился достаточно долго.. забавно, что проблема возникла вчера smile.gif


--------------------
I have nothing... Because only my dreams. And i put my dreams under your feet.
Tread softly.. because you tread on my dreams.
W. Yeats.
Go to the top of the page
 
+Quote Post
makc
сообщение Apr 3 2008, 17:28
Сообщение #4


Гуру
******

Группа: Админы
Сообщений: 3 621
Регистрация: 18-10-04
Из: Москва
Пользователь №: 904



Цитата(Ender @ Apr 3 2008, 21:16) *
Остается только добавить, что столкнулся точно с такой же проблемой отсутствия locked) Матерился достаточно долго.. забавно, что проблема возникла вчера smile.gif


У меня она тоже возникла вчера, просто занялся я ей сегодня. smile.gif
После раскоментирования присваивания и перекомпиляции библиотек все встало на свои места. beer.gif


--------------------
BR, Makc
В недуге рождены, вскормлены тленом, подлежим распаду. (с) У.Фолкнер.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 29th June 2025 - 04:11
Рейтинг@Mail.ru


Страница сгенерированна за 0.01514 секунд с 7
ELECTRONIX ©2004-2016