Разделение питаний и GND для FPGA...., Снова вопросы правильной разводки с ПЛИС Опции

[torik]

Всем здрасте...

Имеется:
- циклон2 484 вывода,
- SDRAM,
- SRAM,
- flash,
- Парочка АЦП,
- прочий хлам (TFT, SD...)
- питание на импульсниках 5В, 3.3В, 1.2В

Вопросы собственно по питанию и его разводке.
1) PLL. Читаем доку, там написано (как самый реальный вариант), что делать аналоговое питание КАЖДОГО PLL отдельным полигоном. Получается, что:
- я делаю четыре полигона (а вообще-то я склоняюсь к одному общему для всех PLL) на выводы питания PLL и соединяю их через дросель (или феритовую бусину) на 1.2В питание ядра.
- делаю также отдельные четыре (или один) полигон на выводы аналоговой земли PLL, и также соединяю их основым слоем земли через индуктивность.
- цифровое питание PLL тупо соединяю на 1.2В питание ядра, цифровую землю тоже на обычную землю...

Вот подскажите, так я рассуждаю или нет, и как вы сами делаете?

2) Питание 3.3В. Значится тут, питание цифровое 3.3В для трех видов памяти, цифровое для остальных микросхем (АЦП, SD...) и для IO всех банков плисы делаю аналогично:
- полигоны (получается довольно много полигонов), соединенные со слоем 3.3В через индуктивность
- сам слой 3.3В использую для питания IO всех банков плиса
- земля для них для всех общая - целый слой.

Вот прошу высказаться по этому вопросу. Может вообще все что питается от 3.3В на один слой развести и не париться? Или наоборот надо еще и земли разделить.

3) Экран. Я реализовывал данное чудо в некоторых схемах, но результата не ощущал. А здесь и тем более не понимаю куда его пихнуть, ведь заземления не будет (аккумуляторное питание). Может без него обойтись? Хотя впринципе в качестве экрана можно использовать тот же экран от видеосигнала...

4) Остальное - АЦП... Ну тут уже соответсвенно как и с остальным, вопросы те же.

Собственно не делать же отдельный источник питания на каждую микросхему с питанием 3.3В, да и даже два источника 1.2В отдельных будет жирно. Ибо импульсные дорогие, а линейные крайне неэкономичные...

[torik]

Отлично, при таком варианте получаем три слоя на питание: 1.2, 3.3, GND с выреами...
А фильтры - это соединение полигонов через дросель + емкости 0.01, 0.1, 10 мкФ? Достаточно этого (для каждой пары питание-земля)

Еще мнений попрошу...

[cioma]

Отлично, при таком варианте получаем три слоя на питание: 1.2, 3.3, GND с выреами...
А фильтры - это соединение полигонов через дросель + емкости 0.01, 0.1, 10 мкФ? Достаточно этого (для каждой пары питание-земля)

Еще мнений попрошу...

Я бы рекомендовал,например, такую структуру слоев платы (для 6 слоёв):

1. сигнальный
2. GND для 3.3V
3. 3.3V
4. 1.2V
5. GND для 1.2V
6. сигнальный

Конечно, возможны вариации, особенно если можно использовать больше слоев. Но основные идеи тут две (касательно цифровой части схемы):

- каждому слою питания желателен свой отдельный слой земли, причем, как правило, лучше чтобы они шли сразу друг за другом - это увеличивает высокодобротную межслойную емкость, которая существенно влияет на качество питания.

- лучше, чтобы сигналы шли относительно земляных слоев (reference plane), чтобы не нужно было ставить дополнительные кондеры между питанием и землей при смене сигнального слоя (достаточно прошить оба слоя земли переходами).

что касается питания PLL, то заводить свои слои только для него, возможно, избыточно (+ здесь возникает вопрос с той же межслойной емкостью между слоями питания PLL и цифровым питанием, которая в данном случае может нашкодить). Я обычно для PLL завожу питание с соответствующего слоя через фильтр в виде: слой питания -> ferrite bead -> керамический конденсатор максимальной емкости с минимальным размером (например 0402, 1 uF, X5R) -> нога(и) питания PLL.

Кстати, ставить в параллель керамические кондеры разных номиналов одного размера не рекомендуется - могут возникнуть резонансные явления. Лучше ставить кондеры одного, максимального, значения с минимальной собственной паразитной индуктивностью (а это, как правило, значит минимального размера).