Режим SPI для делта-сигма АЦП, конкретно ADS1252 Опции

[AndreyVN]

Всем привет!

Народ, что-то в даташите не нашел, в каком режиме SPI интерфейс работает у дельа сигма АЦП'шки ADS1252 - master или slave?

Соответственно, как я понимаю в первом случае SCLK будет генерить ADS'ка, а во втором SCLK будет генерить процессор.

К стати, судя по описанию, - хороший АЦП: 24 бита, 40 кГц (19 бит), правда вся обвязка внешня: опора, clock, вход только один, стоит не дорого, 300р.

[forever failure]

Ну точно такая же схема - АЦП тактируется частотой 833.(3) кГц, а SCLK подаётся с контроллера - дык вот если длительность периода SCLK сделать меньше длительности CLK - начинает вылазить всяка ересь с выхода. Ладно, ещё попробую, раз всё таки это получается. Год назад ровно эта тема была, кстати. Правда, не знаю, почему сейчас её не найти.

[Herz]

Ну точно такая же схема - АЦП тактируется частотой 833.(3) кГц, а SCLK подаётся с контроллера - дык вот если длительность периода SCLK сделать меньше длительности CLK - начинает вылазить всяка ересь с выхода. Ладно, ещё попробую, раз всё таки это получается. Год назад ровно эта тема была, кстати. Правда, не знаю, почему сейчас её не найти.

Схема может быть чувствительна к фронтам клоков. Попробуйте в разрыв цепи SCLK резистор ом 100 - 150 поставить. Ну и разводка/монтаж должны быть аккуратными.