Режим SPI для делта-сигма АЦП, конкретно ADS1252 Опции

[AndreyVN]

Всем привет!

Народ, что-то в даташите не нашел, в каком режиме SPI интерфейс работает у дельа сигма АЦП'шки ADS1252 - master или slave?

Соответственно, как я понимаю в первом случае SCLK будет генерить ADS'ка, а во втором SCLK будет генерить процессор.

К стати, судя по описанию, - хороший АЦП: 24 бита, 40 кГц (19 бит), правда вся обвязка внешня: опора, clock, вход только один, стоит не дорого, 300р.

[Tolyaha]

Народ, что-то в даташите не нашел, в каком режиме SPI интерфейс работает у дельа сигма АЦП'шки ADS1252 - master или slave?

Обратите внимание на то, что готовность преобразования он генерит импульсом по цепи передачи данных (что порой не очень удобно).

[AndreyVN]

Читайте внимательно datasheet. SCLK это вход (Digital input), а не выход. К тому же интерфейс там не совсем SPI. Скорее даже совсем не SPI. Да, синхронный интерфейс, но не SPI.

Да, действительно, не SPI. Ну и фиг с ним, будем другой ногой данные хапать. К стати, поскольку про частоту SCLK сказано только то, что она independently от мастер clock'а я так понимаю, единственнное условие по частоте SCLK - успеть выбрать содержимое регистра до готовности следующего цикла?

Обратите внимание на то, что готовность преобразования он генерит импульсом по цепи передачи данных (что порой не очень удобно).

Ну да, Texas Instruments предлагает этот импульс (DRDY) использовать для запроса прерывания, а пока на этом же проводе пляшут данные прерывание замаскировано обработчиком. Хотя мне это тоже не нравиться.

Есть еще один минус, выборки довольно трудно привязать к абсолютному времени. После спада имульса синхронизации нужно отсчитать ни много ни мало 314 +6 +6 клоков. А потом еще, наверное, выкинуть первые несколько измерений (это мои личные опасения).

Сообщение отредактировал AndreyVN - May 5 2008, 17:30

[Herz]

Да, действительно, не SPI. Ну и фиг с ним, будем другой ногой данные хапать. К стати, поскольку про частоту SCLK сказано только то, что она independently от мастер clock'а я так понимаю, единственнное условие по частоте SCLK - успеть выбрать содержимое регистра до готовности следующего цикла?

Всё правильно.

Ну да, Texas Instruments предлагает этот импульс (DRDY) использовать для запроса прерывания, а пока на этом же проводе пляшут данные прерывание замаскировано обработчиком. Хотя мне это тоже не нравиться.

Есть еще один минус, выборки довольно трудно привязать к абсолютному времени. После спада имульса синхронизации нужно отсчитать ни много ни мало 314 +6 +6 клоков. А потом еще, наверное, выкинуть первые несколько измерений (это мои личные опасения).

Ничего страшного нет. После синхронизации и привязки к сигналу всё идет своим чередом. Не слишком красивая реализация, но это - плата за малоножечность. У меня по 3 работают синхронно - никаких проблем.

[Tolyaha]

Ничего страшного нет. После синхронизации и привязки к сигналу всё идет своим чередом. Не слишком красивая реализация, но это - плата за малоножечность. У меня по 3 работают синхронно - никаких проблем.

Если постоянно синхронизировать, то получаем потерю в скорости, если синхронизировать один раз (при запуске) то при наличии помех (например статические разряды) АЦП могут разбежаться во времени. Кроме того пичек от помехи вызовет ложное срабатывание прерывания (тригера) и отследить была готовность или нет очень трудно (если их кпримеру 16 штук) и экономии ног нету по сравнению с AD у них готовность тоже передается по линии данных но в отличае от TI не импульсом, а изменением логического уровня, который всегда можно проконтролировать. Вот почему я раньше сказал что иногда и не удобно.