Глюк CycloneII на 125 МГц, или ошибка ДНК? Опции

[DuHast]

Ситуация следующая:
Проект на CycloneII. На GlobClk подаётся частота 125 МГц и данные (с микросхемы восстановления тактов). Далее эта частота тактирует два никак не с связаных узла внутри ПЛИС. Каждый узел в отдельности работает нормально, но при запуске обоих узлов они ведут себя не адекванто (именно не адекватно - на их выходе то, чтего быть не должно). Проблему решил следующим образом, подал вместо 125 МГц - 62,5 МГц (Микруха восстановления тактов потдерживает два режима тактирования- по одному и по двум фронтам) и умножил частоту в PLL на 2. Всё заработало!!!
Но вот проблема повторилась с тем же ПЛИС но другой микросхемой восстанавления тактов(проетк тоже другой, частота таже), а она по двум фронтам не работает и решение с PLL не подходит(да и нет свободных).
Может кто нибудь сталкивался с подобной ситуацией и знает причины возникновения этой проблемы?

Упреждая вопросы:
1 FastInputReg использую
2 Quartus пишет, что максимальная частота клока - 165 МГц
3 загруженость ПЛИС - 80%

Буду благодарен за любые предположения, но прежде всего интересуют мнения людей, столкнувшихся с подобной проблемой.

[net]

2 Quartus пишет, что максимальная частота клока - 165 МГц

смотрите результаты анализа по timequest
сообщение о максимальной частоте не показатель

[DuHast]

смотрите результаты анализа по timequest

Это что такое и где это смотреть?

И ещё, для некоторых путей TimingAnalyzer в графе Actual fmax пишет не просто значение, а фразу
Restricted to 163.03 MHz ( period = 6.13 ns )
что бы это значило?