SystemVerilog и средства создания верификационных сред (VERA-HVL), перенесено Опции

[aosp]

Стаднарт – это здорово! ) У меня он уже пол года наверно валяется
Впрочем все равно спасибо.

Меня интересует методика его применения, а не соббсно стандарт.

Вот на амазоне например есть книженция, вот такую бы найти...

http://www.amazon.com/exec/obidos/ASIN/140...6950536-1986240

А System Verilog процентов на 70 поддержан в MODELSIM 6

[ASN]

oleg_rudakov
До ASIC дело не дойдет никогда, принципиально не дойдёт. Это одно из основных требований.
ПО функционирует на процессорах. Операционки там никакой нет, только свое firmware.
Под "реальными условиями" понимаются модели наиболее типичных ситуаций. Собственно, дано проанализировать поведение устройтсва на наиболее возможных комбинациях сигналов. Возможно приедется изменять структруру устойства по результам математического моделирования.
Требуется автоматизировать процесс разработки testbenches. Просто уже достало вручную набивать многометровые листинги тестовых векторов.