Topor vs Specctra, оценка наводок в Hyperlynx Опции

[Жека]

Приветствую всех.
Исходная плата имеет следующие параметры - 1095 цепей, 979 элементов, 285х132 мм, проводник-зазор 0.13-0.13 мм, 4 сигнальных слоя и 2 слоя питания.
Плата была разведена в Спектре и TopoR 4.1, после чего 2 топологии промоделированы в HyperLynx 7.1
Вид моделирования - Quick analysis, Show crosstalk strength estimates. Параметры стэкапа и характеристики пинов для обеих топологий одинаковые.
На выходе получили такие 2 отчета (см. приложение)

Как их можно прокомментировать? У Спектры ситуация с наводками отвратительная, 1.2V максимум. Топоровская топология не дает ни одного превышения над 100mV.
Интересно послушать ваше мнение на этот счет

Прикрепленные файлы

 Reports.rar ( 9.53 килобайт ) Кол-во скачиваний: 128

 

[AlexandrY]

Плату говорите развели круто.. Посмотрим..

Вот размещение на плате которую вы трассировали:


На плате нет ни Etherneta, ни DDR, ни USB, ни BGA. Вообщем ничего современного.
Ни диф.цепей, ни тюнингированных по задержкам, ни тюнингированных по волновому сопротивлению.
Максимальная частота на которой там обозначены сигналы - 14 МГц.


Никаких правил ни электирических, ни технологических, ни целостности сигналов в пректе задано не было.
Скажем -12 V шли с зазором 0.13 по отношению к куче сигнальных проводников.
Или 14 МГц идущие на процессор шли с минимальным зазором с сигналом +12..-12 V с внешнего RS232 интерфейса. Процу ясно смерть после первого включения.

Переходные меняют референсный слой как хотят, никакой системы шин, контроля возвратных токов, доменов питания вообще нет.

Поскольку во всех слоях ширина проводников одинаковая, то очевидно о волновых сопротивлениях авторы тоже не подозревают.

Плата мертва как на высоких частотах так а на низких.

Т.е. игра без правил.
Зачем спрашивается проверять кростолки на плате по всем критериям мертвой?
Типа мы делаем мертвецов разных типов: с минимумом переходных, с минимумом кростолков...

Загляните в раздел про ARM-ы.
Он уже скоро обгонит раздел AVR.
Там меньше чем на 50 МГц процы уже никто не обсуждает.
Внешние шины на 48 и выше МГц.
HS USB - 480 МГц, Ethernet - 100 МГц, DDR - 133 и выше МГц,SDIO - 25 и более МГц, ZigBee, Wi-Fi, wireless USB - 2.4 ГГц, несчастный UART уже выводится на 2.5 МГц.
И всему этому хозяйству нужны соглассованные по волновому сопротивлению линии.

Т.е. TOPOR все тот же абсолютно морально устаревший продукт.

Приветствую всех.
Исходная плата имеет следующие параметры - 1095 цепей, 979 элементов, 285х132 мм, проводник-зазор 0.13-0.13 мм, 4 сигнальных слоя и 2 слоя питания.
Плата была разведена в Спектре и TopoR 4.1, после чего 2 топологии промоделированы в HyperLynx 7.1
Вид моделирования - Quick analysis, Show crosstalk strength estimates. Параметры стэкапа и характеристики пинов для обеих топологий одинаковые.
На выходе получили такие 2 отчета (см. приложение)

Как их можно прокомментировать? У Спектры ситуация с наводками отвратительная, 1.2V максимум. Топоровская топология не дает ни одного превышения над 100mV.
Интересно послушать ваше мнение на этот счет

[=AK=]

На плате нет ни Etherneta, ни DDR, ни USB, ни BGA. Вообщем ничего современного. Ни диф.цепей, ни тюнингированных по задержкам, ни тюнингированных по волновому сопротивлению.
Максимальная частота на которой там обозначены сигналы - 14 МГц.

Угу. И все же, какие у вас основания (помимо эмоций) называть ее "несовременной"?

Вот, например мой нынешний проект, который сейчас в стадии предварительной разработки. На плате есть Ethernet, но всего 100 МГц. Никакого желания гонять его по всей плате у меня, ессно, нет. Поставлю чип поближе к разъему, разъем возьму комбинированный, с трансами. Не вижу причин, почему бы мне пришлось сильно париться с Ethernet-ом. Кроме того, на плате есть HS USB, два канала. Исходя из имеющегося опыта работы с HS USB, опять же, не вижу проблем. Да, надо будет проложить две дифф. пары с нужным мне волновым 90 Ом. Нет, я в любом случае не стану доверять авторазводчику выбор ширины дорожек и расстояния, а задам их сам. Более того, лишний раз уточню эти параметры с изготовителем ПП. А проложу эти две пары вручную, после чего мог бы их зафиксировать и выдать авторазводчику как данность, чтобы он их не трогал. Да, у меня на плате стоит Циклон-3 в BGA. Справился бы с ним ТопоР - не знаю. Если бы не справился, я бы вручную сделал fun-out, после чего он скорее всего справился бы.

Вот вы про 14 МГц так презрительно. А у меня, например, есть возможность выбрать между двумя USB-шными чипами. Один более старый, ему требуется клок 48 МГц. А другой более современный, улучшенный, он может работать или от 48 МГц, или от 12 МГц. Конечно, я поставлю второй, современный. Зачем мне старье, зачем мне геморрой?

Никаких правил ни электирических, ни технологических, ни целостности сигналов в пректе задано не было.

Есть у меня такое чувство, что время, затраченное на задание этих правил (с учетом времени, затраченного на изучение того, как их надо задавать), не окупилось бы.

Скажем -12 V шли с зазором 0.13 по отношению к куче сигнальных проводников.

А что в этом криминального, просветите?

Или 14 МГц идущие на процессор шли с минимальным зазором с сигналом +12..-12 V с внешнего RS232 интерфейса. Процу ясно смерть после первого включения.

Почему "процу смерть"? Я этого тоже не понимаю.

Вообще же правило простое: критические цепи "отдавать на самотек" нельзя, их должен прокладывать разработчик. Однако никакого отношения к приведенному примеру разводки это правило не имеет, т.к. в там дается не пример "правильной платы", а пример использования инструмента. Который (пример) не обязан быть практичным.

Загляните в раздел про ARM-ы.
Он уже скоро обгонит раздел AVR.
Там меньше чем на 50 МГц процы уже никто не обсуждает.
Внешние шины на 48 и выше МГц.
HS USB - 480 МГц, Ethernet - 100 МГц, DDR - 133 и выше МГц,SDIO - 25 и более МГц, ZigBee, Wi-Fi, wireless USB - 2.4 ГГц, несчастный UART уже выводится на 2.5 МГц.

Вы напрасно сваливаете все в одну кучу. Особенно забавно видеть рядом 2.4 ГГц и 2.5 МГц. Причем, эти несчастные 2.5 МГц, кажется, тоже служат аргументом "против ТопоР-а"?

И всему этому хозяйству нужны соглассованные по волновому сопротивлению линии.

Не являясь специалистом по АРМ-ам, очень удивляюсь, зачем мелким АРМ-ам могут понадобиться согласованные по волновому сопротивлению линии? Они что, умеют дрыгать ногами с частотой 50-100 МГц? Или у них на чипе стоит Ethernet PHY? Что-то не встречал пока, даже у старших АРМов видел только MAC, а ему согласованные линии ни к чему. Или, может, у них на чипе стоит HS USB? Тоже не могу припомнить, поголовно все FS USB, которому, при его 12 МГц, согласованное волновое не нужно.

Да, ядра ARM-ов работают на высоких частотах. Но ПП об этом не знает и никогда не узнает. Единственное, что им нужно - надежная земля и развязывающие кондеры близко к ногам.

А Zigbee в качестве аргумента вам уж и вовсе не надо было приводить. Нет там ничего, что надо было бы разводить авторазводчиком. Все ВЧ цепи настолько мизерны, а требования к ним настолько специфичны, что надо быть совсем уж "в танке", чтобы тратить время на то, чтобы задавать правила их разводки авторазводчику, вместо того, чтобы развести их вручную.

Вообще же, вопрос философский и интересный. По сути, вы утверждаете, что современные ПП все больше используют "высокие частоты" - согласованные линии, высокие тактовые, и т.п., и что тренд будет сохраняться. Я же, в качестве контраргумента, скажу, что тренд этот мнимый, и вызван он недостаточной степенью интеграции чипов, и только. Все (или почти все) "высокие частоты" в современных чипах находятся внутри кристалла и наружу, на ПП не выходят, и (за редким исключением) не должны выходить. Количество этих "исключений" мало и, в силу этого, может успешно обрабатываться вручную.

Полагаю, что если у вас платы очень "высокочастотные", то это значит, что вы используете чипсеты, недостаточно "зрелые" для вашей области. Скорей всего область у вас новая и "горячая", т.е. довольно маргинальная и не считающая деньги. Рано или поздно она "созреет", и тогда все "высокочастотные" цепи уйдут внутрь чипсетов.