Разрыв cooper pour во внутреннем слое, как обнаружить в ORCAD Layout Опции

[kostya.v]

Layout делаю в ORCAD layout 15.7. Пришла плата с производства с дефектом. В Power plane наблюдается разрыв в cooper pour из-за того, что на одном из узких учасков cooper pour расположены vias, clearance которых и разрывает cooper pour, vias подсоединены к gnd (картинка прилагается, gnd на данной картинке активный слой).
При разработке платы делал design rule check на непрерывность cooper pour, но получается ORCAD это ошибки не нашел. Предполагаю, что ORCAD должен иметь возможность проверить такие вещи. Надеюсь кто нибудь подсказет, как это делается.
Clearance cooper pour - 0.5
Требование произодителя
Drill hole to copper clearance (inner layer) 0.5 mm minimum 0.5 mm minimum

В глобас спейсинг задаю следующие значения:
Layer name (gnd;power): Track to track(0.5;0.5),Track to via(0.5;0.5),Track to pad(0.2;0.2);Via to Via(0.5;0.5), Via to Pad(0.5;0.5);Pad to Pad(0.5;0.5)

Сообщение отредактировал kostya.v - Jun 11 2008, 13:05

Прикрепленные файлы

 fault_LS.bmp ( 61.17 килобайт ) Кол-во скачиваний: 78