Еще раз о применении DMA+SDRAM без Nios, Помогите разобраться Опции

[s.i.suprun]

Доброго времени суток!!!
Товарищи специалисты помогите, пожалуйста.
Возникла задача по созданию системы которая будет получать изображение с КМОП-матрицы (матрица управляется через i2c), через связку DMA+SDRAM укладывать данные в динамическую память, а потом после небольшой обработки (блок который будет обеспечивать взаимодействие всех перечисленых блоков будет свой на VHDL), передавать через FTDI245 в PC.
Работаю я с QUARTUS 7.2, прочитав документацию на Avalon и существующие на этом сайте топики, разобрался,как экпортировать входы SDRAM на наружу(в целях эксперимента), но вот с DMA дело обстоит похуже. Если кто может подскажите как управлять DMA-каналом не програмно, а аппаратно, подавая на соответствующие вывоводы сигналы. Если это возможно, то какие выводы надо создать для всех троих портов (управления, чтения и записи)?
И попутно еще один вопрос, подскажите пожалуйста аналог упомянутой выше FTDI с паралельным входом,работа с которой на стороне компьютера похожа на FTDI( поскольку я не программист, а имеющиеся в наличии кадры в этих делах тоже не особо ), которая поддерживает USB 2.0 HS много не надо, но чтобы было хотя бы 30 Мб/сек .
Пожалуйста помогите, буду очень признателен!!!!

[torik]

Ну, если без предобработки гнать видео с матрицы в комп по USB HS, то на самом деле ПЛИС вообще не нужна, в CY7C68013A быть фифо... У меня USB-камера так и сделана...

И еще, так на будущее, подскажите так все таки можно использовать ДМА в ручном режиме?

Дык также, как обращаться к любому другому устройству (в том числе к памяти) на шине авалон. Просто по своим адресам. Но, по-моему, это неудобно...

[s.i.suprun]

Дык также, как обращаться к любому другому устройству (в том числе к памяти) на шине авалон. Просто по своим адресам. Но, по-моему, это неудобно...

По адресам, которые я в СОПСе указываю? А какие выводы шины использовать? write_n, writedata, read_n, readdata? или еще какие-то дополнительные сигнальные выводы?

У нас тоже предполагается работа 4х камер в параллель Одна работает мастером, остальные 3 ведомые - снимаем одновременно объект с 4х сторон. Изображение без всякой обработки гоним на компьютер (благо скорости USB 2.0 HS пока хватает), сшиваем и обрабатываем.
Насколько я сейчас в теме Blackfin имеет только 100мбит MAC.
По поводу FIFO. Количество используемых FIFO в моей камере зависит от типа матрицы, точнее на какой скорости она работает. У меня выходит 3-4 включенных последовательно. Первое FIFO нужно для согласования скоростей между матрицей и FIFO, сделанной на SDRAM. Также оно ещё необходимо, т.к. в некоторые моменты в SDRAM писать нельзя, точнее можно, но это надо серъёзно усложнять контроллер SDRAM, поэтому проще ещё одно FIFO поставить. Второе FIFO сделано на SDRAM, оно основное в котором хранится изображение. Третье для согласования скоростей между SDRAM и CY7C68013A, которая тоже работает в режиме slave FIFO. Т.е. уже можно сказать 4 FIFO получилось . Также последнее FIFO необходимо для увеличения пропускной способности SDRAM. Я использую режим записи-чтения пакетами по 512 байт для 8 Мбайт SDRAM.
По поводу CY7C68013A - на сайте производителя есть примеры, да и в конфе про неё много написано.

Вопрос того-же плана А у фифо в СОПСе тоже стандартный набор выводов мастера на Авалоне, или есть что-то специфическое?
а на счет Blackfin я дома поищу, где-то ссылка была там что-то по поводу 1 Гб МАС на Blackfin и применения с ним uClinux было...

Сообщение отредактировал s.i.suprun - Jul 13 2008, 08:37

[s.i.suprun]

И еще один вопрос: хотел вчера промоделировать в Квартусе СДРМ - контроллер, все служебные сигналы (рас, кас) генерит, но проблема в следующем:
запись:
выставляю на мастере: write_n в 0 на шине даных - то чего хочу записать ну и адрес понятно, а на выходе контроллера получаю непонятно что: адреса на выыходе отстают от мастера на 3 такта (ну тут понятно - настройки контроллера в СОПС ), адреса на выходе контроллера в 2 раза меньше чем на входе но тут вроде тоже понятно(пишу по 16 бит), но вот адреса контроллер коректно понимает лишь когда входные адреса не выходят за пределы 512, если больше,то на выходе какой-то бред(Выставлял на мастере FFF, в результате на выходе СДРАМ - FF )? Может я не правильно адресацию делаю или ысчо что-то подскажите, плз!!!! Второй прикол - на вывод мастера readdata, пролазят сигналы с выводов DQ и при чтении (понятно ) , но и при записи в память , причем при чтении данные начинают поступать сразу же, не внимая обращение на задержку при включении и значение сигнала read_n....
Пожалуйста подскажите правильный порядок при чтении и записи СДРАМ, плз