Вот, думаю, попробую попользовать память при помощи Memory Interfase Generator. Через мастера IP cores создал корку, она появилась в структуре проекта главного окна, а в библиотеке элементов схематического редактора ее нет. В чём может быть причина?
Группа: Участник
Сообщений: 46
Регистрация: 16-12-05
Пользователь №: 12 301
zherdiy: Memory Interfase Generator создает IP cores в виде языкового описания(VHDL/VRILOG). Создайте из этого описания схематик элемент и сможите использовать в своем проекте.