Цитата
Возможно ли на современных ПЛИС реализовать параллельно-последовательные цепочки умножения с суммированием (пусть это будет одна цепочка), если таких MAC-операций нужно 7000 штук.
Умножители 16х16, а накопители имеют по 40 бит.
Тактовая частота умножений = 30 МГц
Кстати в зависимости от задачи можно и без умножителей обойтись.
Например у Xilinx(не знаю как у Альтеры) FIR фильтр можно сделать на распределенной арифметике
http://www.xilinx.com/products/ipcenter/FIR_Compiler.htmПри этом умножителей он хавать вообще не будет. И фильтры можно строить вообще по параллельной архитектуре, то есть результат выдается на следующий такт. Например фильтр с 256 коэфициентами может работать на 150МГц при этом имея такую же частоту семплирования. (то есть 150Мх256= 38 GMACs! в эквиваленте)
Производительность таких фильтров по заявлениям тех же Xilinx просто умопомрачительная. И помещается их в кристал достаточно много, потому что пользователь в каждом случае может выбрать парралельную или стандартную последовательную реализацию или их комбинацию. При этом возможно спокойно выбирать между занимаемыми ресурсами и производительностью.
PS. Возможно я загнул немного, но 7 GMACs точно видел.
Вдогонку.
По вашим требованиям выходит, что нужно 7000*30Мгц=210 BMACs. (моллиардов операций умножения в секунду)
Вот тут
SKMBT_C25008072518540.pdf ( 325.16 килобайт )
Кол-во скачиваний: 252 Xilinx говорит, что даже Virtex 2 спокойно даст 747 BMACs... Правда на фильтрах... И умножение 8х8... И 3/4 этой производительности делается на распределенной арифметике...может и не даст...
Так что, если вам действительно нужны умножители, то это все до лампочки.