Возможно ли на современных ПЛИС реализовать параллельно-последовательные цепочки умножения с суммированием (пусть это будет одна цепочка), если таких MAC-операций нужно 7000 штук.
Умножители 16х16, а накопители имеют по 40 бит.
Тактовая частота умножений = 30 МГц

Можно. Только зависит от частоты - мегагерц до 250 без проблем, дальше надо смотреть.

Благодарю за ответ.
Следующий вопрос: справится ли какая-нибудь Altera с 7000МАС х 30 МГц? Или сразу нужно искать Xilinx?

Смелое заявление, а какой кристалл то хоть имели ввиду v4 или v5

У обоих такие микросхемы только объявлены, но Xilinx выйдет скорее, так как семейство уже в производстве, а у Altera семейство только объявлено.
Xilinx, который справится с такой задачей - это XC5VSX240T. В нем тысяча с копейками умножителей, и чтобы получить 7000 умножений на 30МГц, вам придется запустить их на 210 МГц, что вполне реально.
У Altera это новое семейство Stratix-IV, там у половины микросхем столько умножителей, плюс они 40nm, поэтому разгоняться будут проще. В Stratix-III умножителей максимум 800 с мелочью, так что разгонять придется пости до 300 МГц, что IMHO тяжеловато будет, если вообще возможно.
Учитывайте только в своих прикидках, что такие микросхемы стоят многие тысячи долларов и требуют относительно высоких затрат на PCB в силу больших корпусов, а также тщательно спроектированного питания: мне страшно даже представить, сколько электричества схавают 1000 умножителей на 210 МГц. Думаю, десятки ампер.

Интересно, сколько для этого потребуется кристаллов, и сколько они будут стоить?
Может, лучше в сторону CUDA и Nvidia посмотреть? Эти DSP на мат. вычислениях значительно мощнее самых "толстых" FPGA, а по цене просто несравнимы - стОят на порядок-два меньше.

вы меня опередили. Сам хотел подобную штуку автору предложить.
К тому же, как я понял, автор хочет делать фильтрацию, и плавающая запятая, реализованная в NVIDIA будет как раз к месту.
Только вот как на NVIDIA входной сигнал завести...

Так вот с этого надо IMHO начинать. В принципе, идея считать математику на GPU не нова и уже есть много реализаций, даже кластеры. Однако, это все хорошо именно чтобы считать математику: для обработки сигналов GPU приспособлен плохо.

Известно как - через PCI-E. 30МГц следования входных/выходных отсчётов для него - сущие пустяки.
Чтобы сказать определённее, нужно, чтобы ув. OldDSPer обрисовал задачу подробно, а то не совсем понятно, что к чему...

Простите, не совсем понял.
Что есть обработка сигналов и что есть математика?
Насколько мне известно, для обработки сигналов GPU подходят очень даже неплохо. Правда, я нахожусь только в начальной стадии их изучения, и документация весьма скудная...
Во всяком случае, пропускная способность Экспресса х16 достаточно велика. А скорость обмена с памятью у GPU просто умопомрачительная: сейчас туда GDDR5 уже прикручивают, и шины толщиной в 512 бит или более - уже не новость. У новых чипов - это более 100 ГБайт/С, и в ближайшее время её обещают удвоить...

На Xilinx V4 полупараллельные фильтры спокойно работают на 450 МГц.

Ну вообще отлично, XC4VSX55 подойдет тогда (512 умножителей), и он стоит чуть более тысячи. Только надо сначала всеж промоделировать, так как способность умножителей V5 работать на 210 Мгц не подвергается сомнениям, а вот 450 МГц в V4 - это с полным конвейером и т.п., просто может не подойти для конкретного алгоритма.

Скажите, а сколько при этом используется умножителей одновременно?

2 DmitryR
А для чего нужна такая длина (аж 7000 к-тов) для фильтра, если точность их представления всего 16 бит?
Или, по-другому. Уверены ли Вы, что для фильтра такой длины хватит точности представления к-тов в 16 бит?

Я объясню, почему плохо подходят в моем понимании. Обработка сигналов нужна обычно зачем? Сделать коммуникационное устройство. То есть, в подавляющем большинстве случаев, микросхему. В оставшихся случаях - мелкосерийное устройство на FPGA. В первом случае FPGA еще используется для прототипирования, чтобы продемонстрировать реализуемость выбранного DSP алгоритма в HDL и потом этот HDL перенести в ASIC.

В свете вышесказанного попытка применить GPU означает что? Сделать плату, на которой будет этот GPU, его сверхбыстрая память, еще все же будет несложная FPGA, которая будет захватывать данные от источника сигнала (АЦП) и передавать на PCI-E мост (так как PCI-E это единственный интерфейс GPU). Да, BOM этого всего может оказаться дешевле одной большой FPGA, но во что выльется разработка? И естественно, ни о какой серийности говорить не придется. А так стоит один кристалл, получает данные сам, сам считает и сам отправляет дальше. С учетом сложности разработки будет гораздо дешевле GPU. Надо сделать много - выпустили ASIC, он будет стоить еще дешевле.

Поэтому GPU хороша в одном случае: когда данные надо все равно завести в компьютер и посчитать. Что случается реально нечасто, и даже в этом случае есть экономическая тонкость: сделав приблуду к серийной GPU (плату, которая ваш сигнал заведет в компьютер), вы львиную долю денег отдадите производителю GPU. А сделав плату на FPGA - заработаете эти деньги сами.


В FPGA могут одновременно использоваться все умножители, что там есть. В свежеобъявленном Stratix-IV 1300 штук максимум, и частота там будет уже повыше, мегагерц до шестисот примерно. В реальных микросхемах, которые можно купить немедленно - около полутысячи или чуть больше.


Я вообще не в курсе - я не алгоритмист . Задачу же не я ставил, я только обсуждаю ее технический аспект. Но по теме - в Virtex-5 умножители 18*25, так что можно данные тащить 25 бит и использовать 18-бит коэффиценты. Или наоборот. Мы расчитывали фильтры длиной 512 - 18*18 бит хватало.

а документация на эти GPU и доступ к ним? или предполагается использовать готовые видеокарты?
мне на будущее хотелось бы понять - насколько реально такое решение

----------------

а про использование FPGA - ничего страшного нет. если делать единичное устройство, то неизвестно какой вариант выгоднее

возьмем Spartan-3A DSP : у них ~100 (86 или 124) блока МАС 18х18 48асс, тактовая до 300
то есть 1000 МАС @ 30МГц при выполнении 10 операций на каждом блоке
еще на логике развести такие блоки на 30МГц не проблема - может еще 100 удастся вытащить

то есть надо меньше 10 ПЛИС, при этом цена каждой 150-200$. то есть вполне бюджетно

а если свою плату с GPU делать - там наверняка широченная шина памяти, то есть камней надо несколько

если инженеру с зарплатой в несколько к$ придется "хачить" GPU или какие-то драйвера к видеокарте дольше месяца - то неизвестно, что дешевле

Благодарю увжаемый цех специалистов по ПЛИС.
Из ответов я понял, что мои запросы находятся на передовых рубежах нынешнего состояния техники. Поинтересуюсь возможностью понизить сложность задачи разбиением устройства на структуру устройств.
Вслед доп.вопросам о точности вычислений укажу, что она была выверена на MatLab и найдена достаточной.

Это вам, скорее всего, ничего не даст: несмотря на то, что часто самые передовые (большие) ПЛИС стоят дороже, чем две поменьше каждая, но в сумме больше - эта экономия потом съедается на проектировании. Разве что вот вам надо сейчас, немедленно выпустить устройство, и нет времени ждать этот емкий пятый Виртекс или четвертый Стратикс. Хотя, как говорилось, можно пробовать разгонять до 400-500 МГц и укладываться в выпускаемые чипы. Можно делать плату с расчетом на миграцию (технология, когда на одну площадку PCB можно впаять чипы разной емкости с одинаковым корпусом): для начала, для отладки впаять туда существующий чип поменьше, а по выходу необходимых сделать еще партию. Stratix-IV также умеет мигрироваться со Stratix-III.

Э-мм... А Вы в этом уверены?

Ничего не понял.
Стало быть, обработка сигналов нужна для того, чтобы сделать коммуникационное устройство, то есть микросхему, верно?

Не правильно Вы меня поняли.
Я предлагал не разрабатывать устройство с GPU самостоятельно, а использовать уже готовые системы, которые можно купить за умеренные деньги.
Тем более, что "плату" сейчас сделать не представляется возможным - на чипы нет открытых доков.

Неверно.
Вероятно, Вам следует ознакомиться со спецификацией PCI-E. Для создания полноценной системы обработки/хранения данных из обычного компьютера, который целиком будет дешевле даже одной микросхемы "старшей" FPGA, потребуется только АЦП с тем же интерфейсом - PCI-E, то есть небольшая и сравнительно недорогая в разработке карточка.
Или даже готовый АЦП-шный блок, прикрученный к быстрому интерфейсу, типа HS USB или Ethernet.

Это, конечно, серьёзно. Скажите, а КИХ-фильтр с длиной, равной количеству умножителей, работающий на тех же 450 МГц, создать реально?
Без подколки спрашиваю - самому такие штуки делать не доводилось.

А кто-нибудь этот Virtex-5 живьём видел?
Собственно, вопрос мой был о том, достаточно ли точности в 16 бит для фильтра аж в 7000 тапов? Судя по ответу автора темы, достаточно.

Доков на сами чипы, как я и писал, мало. Но бесплатная среда разработки софта уже появилась, посмотрите здесь:
http://www.nvidia.com/object/cuda_home.html#
Ещё полезно почитать форумы Nvidia, там есть ответы на многие вопросы:
http://forums.nvidia.com/index.php?showforum=62

Об этом не может быть и речи...

да - реально, в КИХ фильтр регистров можно насовать сколько угодно - этим и пользуются. У ксайлинса есть апноты специальные, где объясняется как этого достичь. там же и интерконнект между DSP блоками специальный.
то есть из абстрактного Verilog кода получается МГц ~200, а если специально под архитектуру затачивать то 450 можно (по крайней мере по вертикальной полосе DSP блоков)

продаются V5 давно. мы от них отказались только из-за плохой (на тот момент) софтовой поддержки
видел на кит-ах

Спасибо за инфу.

Верно, совсем забыл. У нас на работе тоже кит какой-то с Virtex-5 валяется, причём давно...

Кстати в зависимости от задачи можно и без умножителей обойтись.
Например у Xilinx(не знаю как у Альтеры) FIR фильтр можно сделать на распределенной арифметике http://www.xilinx.com/products/ipcenter/FIR_Compiler.htm
При этом умножителей он хавать вообще не будет. И фильтры можно строить вообще по параллельной архитектуре, то есть результат выдается на следующий такт. Например фильтр с 256 коэфициентами может работать на 150МГц при этом имея такую же частоту семплирования. (то есть 150Мх256= 38 GMACs! в эквиваленте)
Производительность таких фильтров по заявлениям тех же Xilinx просто умопомрачительная. И помещается их в кристал достаточно много, потому что пользователь в каждом случае может выбрать парралельную или стандартную последовательную реализацию или их комбинацию. При этом возможно спокойно выбирать между занимаемыми ресурсами и производительностью.
PS. Возможно я загнул немного, но 7 GMACs точно видел.

Вдогонку.
По вашим требованиям выходит, что нужно 7000*30Мгц=210 BMACs. (моллиардов операций умножения в секунду)
Вот тут Нажмите для просмотра прикрепленного файла Xilinx говорит, что даже Virtex 2 спокойно даст 747 BMACs... Правда на фильтрах... И умножение 8х8... И 3/4 этой производительности делается на распределенной арифметике...может и не даст...

Так что, если вам действительно нужны умножители, то это все до лампочки.

Волею судеб начинать придётся с семейства Stratix II. Можно качественно сопоставить производительность этого ПЛИС с Xilinx?

Ту наверно
http://www.altera.ru/cgi-bin/go?66

только не забываем, что эта инфа от продавца Альтер

по моим наблюдениям, Альтера все время находится в роли догоняющего и кристаллы в общем уступают

но более удобный софт (что весьма важно)

по поводу более высокой эфективности альтеровского синтеза+P&R - тоже сомневаюсь (но может не научился готовить). но ксайлинс P&R требует для больших кристаллов танцев с бубном типа планэхеда

----------

в настоящее время у ксайлинса есть Spartan-3A DSP - дешевая версия с полноценными DSP блоками

V5 SX имеют до 1000 встроенных DSP (18х18 48асс) блоков

ну и жрут ксайлинсы поменьше

Только прочитал, решил высказаться.
Я не совсем понял, зачем Вам начали однозначно предлагать самы толстые и дорогие кристалы.
Вам нужно всего 30 МГц, у Вас по задаче не получиться работать на повышенной частоте, кратно 30?
Что-б уменьшить требования к количеству умножителей? Если получиться, то не обязательно будет
брать большушую и дорогую микруху.
Но тут следует сделать пристрелку по структуре проекта, а тут уж никто кроме Вас этого не сделает.

Прочтите сначала - надо 7000 умножителей, соответственно предлагается взять 1000 и работать на семикратной частоте, то есть 210MHz.

Кстати, если это устройство КИХ фильтр и он имеет симметричные коэффициенты, то можно использовать структуру с пре-сумматорами, что позволит сократить количество коэффициентов (умножений) в 2 раза.
Гдето у xilinx был xapp на эту тему.
И к томуже DSP в SpartanA_DSP имеет соответствующую структуру, там по входу умножителя стоит сумматор.

Мда, точно, не внимательно прочитал.
Но всёравно, тут нужно брать и делать тестовый проектик, комбинируя встроенные умножители с умножителями на распределённой логике + логика проекта про которую знает только разработчик.
И по результатам этой прикидки смотреть что нужно, выбирать чип.
По крайней мере сам так бы делал.

если юбрать виртекс 4 то его дсп слайсы при развёрнутой логике вокруг подставление коэфициена и прочее рулят до 200 мегациклов

а если пользоваться BRAM-aми и dedicated routing к DSP?

мне не было нужды реализовывать классический фильтр с рекомендованой ксайлинсом архитектурой (они обещают 400-500 и выше, ну и синтез вроде бы так же)
а 200 МГц получается даже из "платформонезависимого HDL" причем не только КИХ, но и всякие звенья БИХ фильтров (их в дедикэйтед роутинг вообще засунуть нельзя)