Цитата(Джеймс @ Jul 30 2008, 23:12)

Если хотите избавиться от подобных проблем, то лучше тактировать. В чем трудность, почему не тактировать?.. Или у Вас вся схема асинхронная?
Я делаю асинхронное устройство.
Пишу на VHDL, типа mem(cnt) <= data или data <= mem(cnt)
поэтому чистот нету, работаю по фронтам сигналов wr и oe, использую rtl описание, а не структурное, если есть у кого опыт подскажите пожалуйста, лучше в примерах.