Virtex2 DCM Опции

[Mad_max]

Подскажите как разогнать входную частоту в два раза.
Примитив DCM взял из библиотеки.
На CLKIN входная частота 66Мгц.
Входы PSINCDEC, PSEN, PSCLK посадил на землю.
На выходе CLK0 все нормально те же 66Мгц, через буфер завожу обратно на CLKFB,
а вот на выходе CLK2X почему-то частота менее 10МГц.

Как вообще менять значения во сколько раз увеличивать/уменьшать входную частоту?

В vhdl описании, снятом с bde, у DCM в generic стоят значения,
CLKDV_DIVIDE : REAL := 2.0;
CLKFX_DIVIDE : INTEGER := 1;
CLKFX_MULTIPLY : INTEGER := 4;
CLKIN_DIVIDE_BY_2 : BOOLEAN := FALSE;

Но измение тут что-либо, никакого эффекта не дает.

[Ender]

Подскажите как разогнать входную частоту в два раза.
Примитив DCM взял из библиотеки.
На CLKIN входная частота 66Мгц.
Входы PSINCDEC, PSEN, PSCLK посадил на землю.
На выходе CLK0 все нормально те же 66Мгц, через буфер завожу обратно на CLKFB,
а вот на выходе CLK2X почему-то частота менее 10МГц.

Как вообще менять значения во сколько раз увеличивать/уменьшать входную частоту?

В vhdl описании, снятом с bde, у DCM в generic стоят значения,
CLKDV_DIVIDE : REAL := 2.0;
CLKFX_DIVIDE : INTEGER := 1;
CLKFX_MULTIPLY : INTEGER := 4;
CLKIN_DIVIDE_BY_2 : BOOLEAN := FALSE;

Но измение тут что-либо, никакого эффекта не дает.

Собирайте через коргенератор лучше. не знаю почему, но при настройке через vhdl код в поведенческой поделе все было отлично, но при place&route иногда начинались глюки. Да и в каргенераторе собрать его легко - все наглядно

[Костян]

Собирайте через коргенератор лучше. не знаю почему, но при настройке через vhdl код в поведенческой поделе все было отлично, но при place&route иногда начинались глюки. Да и в каргенераторе собрать его легко - все наглядно

+1 .

Создайте проект в коргене. Настройте DCM. Выдирете сгенерированный исходник hdl и смело вставляйте в свой проект. Ошибок быть не должно уже.
Если что - то нужно по мелочи будет подправить , то это можно будет уже сделать в hdl.