Цитата(Nick Kovalyov @ Sep 20 2008, 18:18)
Допустим, не обязательно в ПЛИС, имеется комбинационная схема, реализующая, например, некоторую булеву функцию. Необходимо в некоторые моменты (когда она ненужна) максимально снизить ее энергопотребление, "отключить" (не снимая питания ес-но). Пусть с помощью спецсигнала нужно управлять "включением" ее в работу. Что необходимо подать на ее входы для минимизации энергопотребления? Что даст (теоретически) установка на каждом ее входе элемента с 3-стабильным состянием, который в нужные моменты не будет пропускать входные сигналы?
http://www.bookman.ru/book3643828.htmlВ книге есть раздел Architecting Power
Но рекомендации не утешительны для FPGA.
Это gate клок (системный клок, замешанный со спецсигналом) на регистры, между которыми имеется комбинационная схема.
Рекомендуются также малопотребляющие кристаллы и кристаллы, имеющие возможность работать по обоим фронтам системного клока.
SUMMARY OF KEY POINTS
. Clock control resources such as the clock enable flip-flop input or a global
clock mux should be used in place direct clock gating when they are
available.
. Clock gating is a direct means for reducing dynamic power dissipation but
creates difficulties in implementation and timing analysis.
. Mishandling clock skew can cause catastrophic failures in the FPGA.
. Clock gating can cause hold violations that may or may not be corrected by
the implementation tools.
. To minimize the power dissipation of input devices, minimize the rise and
fall times of the signals that drive the input.
. Always terminate unused input buffers. Never let an FPGA input buffer float.
. Dynamic power dissipation drops off with the square of the core voltage,
but reducing voltage will have a negative impact on performance.
. Dual-edge triggered flip-flops should only be used if they are provided as
primitive elements.
. There is no steady-state current dissipation with a series termination.
Как отключить комбинационную схему?
Sep 20 2008, 14:18
