SOPC builder + AVALON, Подключения "своего" устройства к шине авалон Опции

[Alezi]

Приветствую!
Тружусь над подключением своего устройства к шине авалон, но пока безрезультатно.(( Идея заключается в разработке и подключении контроллера памяти (SRAM) к софт процессору NIOSII с последующим управлением чтением/записью)) Может кто занимался подобными вещами?
Вопрос в следующем:
1) как в файле проекта (пишу контроллер на VHDL) сделать привязку к авалон, надо ли?
2) подключать пробовал (SOPC builder->create new component) через Avalon-MM, стоит ли через Avalon-Tristate Bridge?
Спецификацию по шине авалон штудирую))
Пока делал через Avalon-MM Slave, настраивал шины данных, адреса и управления. В итоге при написании программы управления в NIOS EDS и RUN AS возникает проблема, не может загрузить данные в процессор, в итоге ставит процессор в ожидание.

[Alezi]

Смысл сией затеи научится работать ручками...
Дальнейшая работа будет много сложней, плануруется подключение кодера JPEG 2000 AD202. Поэтому хочется разобраться во всех тонкостях Avalona...

[Postoroniy_V]

Смысл сией затеи научится работать ручками...
Дальнейшая работа будет много сложней, плануруется подключение кодера JPEG 2000 AD202. Поэтому хочется разобраться во всех тонкостях Avalona...

сей агрегат адв202 как раз и подключали так как я вам сказал

[Alezi]

сей агрегат адв202 как раз и подключали так как я вам сказал

Хотелось бы поинтересоваться результатами, успешно? Может подкините идейку по подключению...
Буду благодарен! Заранее спасибо!

Блок подключения внешнего статического ОЗУ (не поворачивается язык назвать его контроллером) для этого мало годится, так как прост как грабли. Использовать для него шаблон гораздо удобнее, т.к. при этом будет проще с адресацией разобраться
Ну а если очень хочется врукопашную, то так :

Код

architecture rtl of async_sram_256kx32 is

begin
  cos_addr <= ats_address;
  cos_read_n <= ats_read_n;
  cos_write_n <= ats_write_n;
  cos_chipselect_n <= ats_chipselect_n;
  cos_byteenable_n <= ats_byteenable_n;

end rtl;

Извинияюсь Уважаемый, но в приведенном примере не нашел передачи данных с выхода Авалона на выхоы ПЛИС. С тем же успехом можно было в SOPC билдере создать систему и передавать все сигналы через I/O PIO.
Как я понимаю "Блок подключения внешнего статического ОЗУ " должен формировать временную диаграмму чтения/записи, что равносильно системе с I/O PIO с использование написанных в NIOS IDE функции доступа к внешней памяти (чтения/записи), за исключением меньшего быстродействия в последнем случае.
Кстати последний вариант был мною успешно реализован. Осталось сделать это первым способом.